【CD4051B ， CD4052B ， CD4053B从哈里斯半导体数据表收购SCHS047G199】,IC型号CD4051BF,CD4051BF PDF资料,CD4051BF经销商,ic,电子元器件-51电子网

CD4051B ， CD4052B ， CD4053B

从哈里斯半导体数据表收购

SCHS047G

1998年8月 - 修订2003年10月

特点

数字和模拟信号电平的宽范围

- 数字。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 3V至20V

- 模拟。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

≤20V

P-P

该CD4051B是具有三个单8通道多路复用器

二进制控制输入端A，B ，和C ，和一个禁止输入端。该

三个二进制信号选择1 8通道被打开，

并连接的8个输入到输出的。

该CD4052B是具有差分4通道多路复用器

两个二进制控制输入A和B，以及一个禁止输入端。该

两个二进制输入信号选择1 4的双通道是

接通和连接的模拟输入端的输出端。

该CD4053B是具有三个三重2通道多路复用器

独立的数字控制输入， A，B和C，以及一禁止

输入。每个控制输入选择一对信道之一

它们被连接在一个单刀双掷

CON组fi guration 。

当这些装置被用作多路分解器，所述

“ CHANNEL IN / OUT ”端子的输出和

“ COMMON OUT / IN”端子输入。

[ /标题

(CD405

高关性，对信道泄漏

±100pA

（典型值）

1B,

CD4052

在V

DD

-V

EE

= 18V

逻辑电平转换为数字寻址信号

B,

(V

DD

CD4053

3V至20V 20V -V

SS

= 3V至20V ），以模拟开关

信号

P-P

(V

DD

-V

EE

= 20V)

B)

匹配的开关特性，R

ON

= 5Ω （典型值）

/子

V

DD

-V

EE

= 15V

拍摄对象

（ CMOS

非常低的静态功耗在所有Digital-

控制输入和电源条件， 0.2μW （典型值），在

类似物

V

DD

-V

SS

= V

DD

-V

EE

= 10V

多

片上二进制地址解码

PLEX-

ERS / DEM

5V ， 10V ， 15V和参数额定值

ultiplex-

100 ％测试静态电流为20V

与ERS

1μA的18V在整个包装最大输入电流

温度范围，为100nA ，在18V和25

o

C

逻辑

水平

先开后合式开关省去频道

交叠

转换

锡永）

/作者

应用

模拟和数字复用和解复

()

/密钥 -

A / D和D / A转换

WORDS

门控信号

（哈里斯

CMOS模拟多路复用器/多路解复用器

半

传导

与逻辑电平转换

器，

该CD4051B ， CD4052B和CD4053B模拟多路复用器

CD4000

是具有低导通数字控制模拟开关

低导通电阻， 125Ω （典型值）超过15V

P-P

信号输入

范围V

DD

-V

EE

= 18V

订购信息

产品型号

CD4051BF3A ， CD4052BF3A ，

CD4053BF3A

CD4051BE ， CD4052BE ，

CD4053BE

CD4051BM ， CD4051BMT ，

CD4051BM96

CD4052BM ， CD4052BMT ，

CD4052BM96

CD4053BM ， CD4053BMT ，

CD4053BM96

CD4051BNSR ， CD4052BNSR ，

CD4053BNSR

CD4051BPW ， CD4051BPWR ，

CD4052BPW ， CD4052BPWR

CD4053BPW ， CD4053BPWR

TEMP 。 RANGE

(

o

C)

-55至125

包

16 Ld的陶瓷

DIP

16 Ld的PDIP

16 Ld的SOIC

-55至125

16 Ld的SOP

16 Ld的TSSOP

注：订货时，使用整个零件编号。该SUF网络XES 96

而R表示磁带和卷轴。该SUF科幻X T表示小量

卷轴250 。

阻抗和非常低的截止漏电流。控制

模拟信号高达20V

P-P

可以通过数字化实现

4.5V的信号幅度为20V （若V

DD

-V

SS

= 3V ，A

V

DD

-V

EE

高达13V可被控制;对于V

DD

-V

EE

水平

以上13V ，一个V的差异

DD

-V

SS

中的至少4.5V是

需要）。例如，若V

DD

= +4.5V, V

SS

= 0V ，并

V

EE

= -13.5V ，从-13.5V至+ 4.5V的模拟信号可以是

由0V数字输入为5V控制。这些多路复用器

电路消耗极低的静态功耗比

全V

DD

-V

SS

和V

DD

-V

EE

电源电压范围内，

独立于控制信号的逻辑状态如何。当

一个逻辑“1”存在于禁止输入端，所有

通道关闭。

1

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

版权

2003年，德州仪器

CD4051B ， CD4052B ， CD4053B

引脚配置

CD4051B （ PDIP ， CDIP ， SOIC ， SOP ， TSSOP ）

顶视图

4 1

6 2

16 V

DD

15 2

14 1

IN / OUT渠道

频道

IN / OUT

7 4

5 5

INH 6

V

EE

7

V

SS

8

13 0

12 3

11 A

10 B

9 C

Y通道

IN / OUT

3 4

1 5

INH 6

V

EE

7

V

SS

8

13种常见的“X” OUT / IN

12 0

11 3

10 A

9 B

x通道

IN / OUT

CD4052B （ PDIP ， CDIP ， SOP ， TSSOP ）

顶视图

0 1

2 2

16 V

DD

15 2

14 1

x通道

IN / OUT

频道

IN / OUT

Y通道

IN / OUT

COM OUT / IN 3

COMMON “Y” OUT / IN 3

CD4053B （ PDIP ， CDIP ， SOP ， TSSOP ）

顶视图

1

IN / OUT

BX 2

CY 3

OUT / IN CX或CY 4

IN / OUT CX 5

INH 6

V

EE

7

V

SS

8

16 V

DD

15 OUT / IN BX或按

14 OUT / IN AX或AY

13 AY

12斧

11 A

10 B

9 C

IN / OUT

功能方框图

CD4051B

CHANNEL IN / OUT

7

16 V

DD

4

6

2

5

4

1

3

12

2

15

1

14

0

13

TG

A

11

TG

常见

输出/输入

3

TG

B

10

逻辑

水平

转变

C

9

二进制

TO

1第8

解码器

同

抑制

TG

INH

6

TG

8 V

SS

7 V

EE

所有的输入都是通过标准的CMOS防护网保护。

2

CD4051B ， CD4052B ， CD4053B

功能方框图

（续）

CD4052B

x通道IN / OUT

3

11

2

15

1

14

0

12

TG

16 V

DD

TG

A

B

INH

普通X

输出/输入

13

3

常见

输出/输入

10

9

6

逻辑

水平

转变

二进制

TO

1 4

解码器

同

抑制

TG

1

0

5

1

2

4

3

8 V

SS

7

V

EE

Y通道IN / OUT

CD4053B

二进制

1 2

解码器

同

抑制

逻辑

水平

转变

IN / OUT

cy

3

cx

5

by

1

bx

2

ay

13

ax

12

TG

常见

输出/输入

斧头或好哦

14

16 V

DD

A

11

TG

常见

输出/输入

BX或按

15

TG

B

10

TG

常见

输出/输入

CX或CY

4

TG

C

9

TG

INH

6

V

DD

8

V

SS

7

V

EE

所有的输入都是通过标准的CMOS防护网保护。

3

CD4051B ， CD4052B ， CD4053B

真值表

输入国

抑制

CD4051B

0

1

CD4052B

抑制

0

1

CD4053B

抑制

0

1

X =无关

A或B或C

0

1

X

AX或BX或CX

AY或通过或CY

无

B

0

1

X

A

0

1

0

1

X

0X ， 0Y

1X ， 1Y

2X ， 2Y

3X ， 3Y

无

0

1

X

0

1

0

1

X

0

1

0

1

0

1

0

1

X

0

1

2

3

4

5

6

7

无

C

B

A

“ON”的频道（S）

4

CD4051B ， CD4052B ， CD4053B

绝对最大额定值

电源电压（V +至V-）

电压参考V

SS

终奌站。。。。。。。。。。。 -0.5V至20V

直流输入电压范围。。。。。。。。。。。。。。。。。。 -0.5V到V

DD

+0.5V

直流输入电流，在任何一个输入。。。。。。。。。。。。。。。。。。。。。。

±10mA

热信息

封装的热阻抗，

θ

JA

（见注1 ）：

E（ PDIP ）封装。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 67

o

C / W

M（ SOIC ）封装。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 73

o

C / W

NS （ SOP）的包。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 64

o

C / W

PW （ TSSOP ）封装。。。。。。。。。。。。。。。。。。。。。。。。。。 108

o

C / W

最高结温（陶瓷封装）。。。。。。。。 0.175

o

C

最高结温（塑料封装）。。。。。。。 .150

o

C

最大存储温度范围。。。。。。。。。。 -65

o

C至150

o

C

最大的铅温度（焊接10秒）。。。。。。。。。。。。 0.265

o

C

（ SOIC - 只会提示）

工作条件

温度范围。。。。。。。。。。。。。。。。。。。。。。。。。 -55

o

C至125

o

C

注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作

器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。

注意：

1.封装的热阻抗的计算按照JESD 51-7 。

电气连接特定的阳离子

常见的情况在这里：如果整个表是针对全温。范围内，V

供应

=

±5V,

A

V

= +1,

R

L

= 100Ω ，除非另有规定ED（注3 ）

条件

限制了指定温度下（

o

C)

25

参数

V

IS

(V)

V

EE

(V)

V

SS

(V)

V

DD

(V)

-55

-40

85

125

民

典型值

最大

单位

信号输入（V

IS

）和输出（V

OS

)

静态器件

目前，我

DD

最大

-

漏极至源极导

电阻R

ON

最大

0

≤

V

IS

≤

V

DD

改变ON

电阻（间

任意两个通道），

r

ON

关道泄漏

当前：任何通道

OFF （ Max）和ALL

渠道OFF （通用

OUT / IN ）（最大）

电容：

输入，C

IS

输出，C

OS

CD4051

CD4052

CD4053

穿心

C

IOS

传播延迟时间

（信号输入到输出

V

DD

R

L

= 200k,

C

L

= 50pF的，

t

r

, t

f

= 20ns的

5

10

15

-

0.2

30

15

10

-

60

30

20

pF

ns

-

30

18

9

-

pF

-

0

-

0

5

10

15

20

5

10

15

5

10

15

18

5

10

20

100

800

310

200

-

5

10

20

100

850

330

210

-

150

300

600

3000

1200

520

300

-

150

300

600

3000

1300

550

320

-

0.04

0.08

470

180

125

15

10

5

±0.01

5

10

20

100

1050

400

240

-

±100

（注2 ）

A

nA

±100

（注2 ）

±1000

（注2 ）

-

-5

5-

5

-

5

-

pF

5

CD4051B ， CD4052B ， CD4053B

半导体

1998年8月

文件编号902.2

CMOS模拟多路复用器/多路解复用器

与逻辑电平转换

该CD4051B ， CD4052B和CD4053B模拟多路复用器

是具有低导通数字控制模拟开关

阻抗和非常低的截止漏电流。控制

模拟信号高达20V

P-P

可以通过数字化实现

4.5V的信号幅度为20V （若V

DD

-V

SS

= 3V ，A

V

DD

-V

EE

高达13V可被控制;对于V

DD

-V

DD

以上13V ，一个V电平差异

DD

-V

DD

中的至少4.5V是

需要）。例如，若V

DD

= +4.5V, V

DD

= 0V ，并

V

DD

= -13.5V ，从-13.5V至+ 4.5V的模拟信号可以是

由0V数字输入为5V控制。这些多路复用器

电路消耗极低的静态功耗比

全V

DD

-V

DD

和V

DD

-V

DD

电源电压范围内，

独立于控制信号的逻辑状态如何。当

一个逻辑“1”存在于禁止输入端，所有

通道关闭。

该CD4051B是具有三个单8通道多路复用器

二进制控制输入端A，B ，和C ，和一个禁止输入端。该

三个二进制信号选择1 8通道被打开，

并连接的8个输入到输出的。

该CD4052B是具有差分4通道多路复用器

两个二进制控制输入A和B，以及一个禁止输入端。该

两个二进制输入信号选择1 4的双通道是

接通和连接的模拟输入端的输出端。

该CD4053B是具有三个三重2通道多路复用器

独立的数字控制输入， A，B和C，以及一禁止

输入。每个控制输入选择一对信道之一

它们被连接在一个单刀双掷

CON组fi guration 。

当这些装置被用作多路分解器，所述

“ CHANNEL IN / OUT ”端子的输出和

“ COMMON OUT / IN”端子输入。

特点

数字和模拟信号电平的宽范围

- 数字。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 3V至20V

- 模拟。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

≤20V

P-P

低导通电阻， 125Ω （典型值）超过15V

P-P

信号输入

范围V

DD

-V

EE

= 18V

高关性，对信道泄漏

±100pA

（典型值）

在V

DD

-V

EE

= 18V

逻辑电平转换为数字寻址信号

3V至20V （V

DD

-V

SS

= 3V至20V ），以模拟开关

信号20V

P-P

(V

DD

-V

EE

= 20V)

匹配的开关特性，R

ON

= 5Ω （典型值）

V

DD

-V

EE

= 15V

非常低的静态功耗在所有Digital-

控制输入和电源条件， 0.2μW （典型值），在

V

DD

-V

SS

= V

DD

-V

EE

= 10V

片上二进制地址解码

5V ， 10V和15V参数额定值

10 ％测试静态电流为20V

1μA的18V在整个包装最大输入电流

温度范围，为100nA ，在18V和25

o

C

先开后合式开关省去频道

交叠

应用

模拟和数字复用和解复

A / D和D / A转换

门控信号

订购信息

产品型号

CD4051BF ， CD4052BF ，

CD4053BF

CD4051BE ， CD4052BE ，

CD4053BE

CD4051BM ， CD4052BM ，

CD4053BM

温度。

RANGE （

o

C)

-55至125

包

PKG 。

号

16 Ld的CERDIP F16.3

-55至125

16 Ld的PDIP

E16.3

-55至125

16 Ld的SOIC

M16.15

1

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

版权

1998年哈里斯公司

CD4051B ， CD4052B ， CD4053B

引脚配置

CD4051B （ PDIP ， CERDIP和SOIC ）

顶视图

4 1

6 2

16 V

DD

15 2

14 1

IN / OUT渠道

频道

IN / OUT

7 4

5 5

INH 6

V

EE

7

V

SS

8

13 0

12 3

11 A

10 B

9 C

Y通道

IN / OUT

3 4

1 5

INH 6

V

EE

7

V

SS

8

13种常见的“X” OUT / IN

12 0

11 3

10 A

9 B

x通道

IN / OUT

CD4052B （ PDIP ， CERDIP ）

顶视图

0 1

2 2

16 V

DD

15 2

14 1

x通道

IN / OUT

频道

IN / OUT

Y通道

IN / OUT

COM OUT / IN 3

COMMON “Y” OUT / IN 3

CD4053B （ PDIP ， CERDIP ）

顶视图

1

IN / OUT

BX 2

CY 3

OUT / IN CX或CY 4

IN / OUT CX 5

INH 6

V

EE

7

V

SS

8

16 V

DD

15 OUT / IN BX或按

14 OUT / IN AX或AY

13 AY

12斧

11 A

10 B

9 C

IN / OUT

功能方框图

CD4051B

CHANNEL IN / OUT

7

16 V

DD

4

6

2

5

4

1

3

12

2

15

1

14

0

13

TG

A

11

TG

常见

输出/输入

3

TG

B

10

逻辑

水平

转变

C

9

二进制

TO

1第8

解码器

同

抑制

TG

INH

6

TG

8 V

SS

7 V

EE

2

CD4051B ， CD4052B ， CD4053B

功能方框图

（续）

CD4052B

x通道IN / OUT

3

11

2

15

1

14

0

12

TG

16 V

DD

TG

A

B

INH

普通X

输出/输入

13

3

常见

输出/输入

10

9

6

逻辑

水平

转变

二进制

TO

1 4

解码器

同

抑制

TG

1

0

5

1

2

4

3

8 V

SS

7

V

EE

Y通道IN / OUT

CD4053B

二进制

1 2

解码器

同

抑制

逻辑

水平

转变

IN / OUT

cy

5

cx

1

by

12

bx

15

ay

14

ax

13

TG

常见

输出/输入

斧头或好哦

14

16 V

DD

A

11

TG

常见

输出/输入

BX或按

15

TG

B

10

TG

常见

输出/输入

CX或CY

4

TG

C

9

TG

INH

6

V

DD

8

V

SS

7

V

EE

通过标准的CMOS防护网保护所有输入

3

CD4051B ， CD4052B ， CD4053B

真值表

输入国

抑制

CD4051B

0

1

CD4052B

抑制

0

1

CD4053B

抑制

0

1

X =无关

A或B或C

0

1

X

AX或BX或CX

AY或通过或CY

无

B

0

1

X

A

0

1

0

1

X

0X ， 0Y

1X ， 1Y

2X ， 2Y

3X ， 3Y

无

0

1

X

0

1

0

1

X

0

1

0

1

0

1

0

1

X

0

1

2

3

4

5

6

7

无

C

B

A

“ON”的频道（S）

4

CD4051B ， CD4052B ， CD4053B

绝对最大额定值

电源电压（V +至V-）

电压参考V

SS

终奌站。。。。。。。。。。。 -0.5V至20V

直流输入电压范围。。。。。。。。。。。。。。。。。。 -0.5V到V

DD

+0.5V

直流输入电流，在任何一个输入。。。。。。。。。。。。。。。。。。。。。。

±10mA

热信息

热电阻（典型值，注1 ）

θ

JA

(

o

C / W ）

θ

JC

(

o

C / W ）

PDIP封装。。。。。。。。。。。。。。。。。。。

90

不适用

CERDIP封装。。。。。。。。。。。。。。。。。

115

45

SOIC封装。。。。。。。。。。。。。。。。。。。

115

不适用

最高结温（陶瓷封装）。。。。。。。。 0.175

o

C

最高结温（塑料封装）。。。。。。。 .150

o

C

最大存储温度范围。。。。。。。。。。 -65

o

C至150

o

C

最大的铅温度（焊接10秒）。。。。。。。。。。。。 0.265

o

C

（ SOIC - 只会提示）

工作条件

温度范围。。。。。。。。。。。。。。。。。。。。。。。。。 -55

o

C至125

o

C

注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作

器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。

注意：

1.

θ

JA

测定用安装在评价PC板在自由空气中的分量。

电气连接特定的阳离子

常见的情况在这里：如果整个表是针对全温。范围内，V

供应

=

±5V,

A

V

= +1,

R

L

= 100Ω ，除非另有规定ED（注3 ）

条件

限制了指定温度下（

o

C)

25

参数

V

IS

(V)

V

EE

(V)

V

SS

(V)

V

DD

(V)

-55

-40

85

125

民

典型值

最大

单位

信号输入（V

IS

）和输出（V

OS

)

静态器件

目前，我

DD

最大

-

漏极至源极导

电阻R

ON

最大

0

≤

V

IS

≤

V

DD

改变ON

电阻（间

任意两个通道），

r

ON

关道泄漏

当前：任何通道

OFF （ Max）和ALL

渠道OFF （通用

OUT / IN ）（最大）

电容：

输入，C

IS

输出，C

OS

CD4051

CD4052

CD4053

穿心

C

IOS

传播延迟时间

（信号输入到输出

V

DD

R

L

= 200k,

C

L

= 50pF的，

t

r

, t

f

= 20ns的

5

10

15

-

0.2

30

15

10

-

60

30

20

pF

ns

-

30

18

9

-

pF

-

0

-

0

5

10

15

20

5

10

15

5

10

15

18

5

10

20

100

800

310

200

-

5

10

20

100

850

330

210

-

150

300

600

3000

1200

520

300

-

150

300

600

3000

1300

550

320

-

0.04

0.08

470

180

125

15

10

5

±0.01

5

10

20

100

1050

400

240

-

±100

（注2 ）

A

±100

（注2 ）

±1000

（注2 ）

-

-5

5-

5

-

5

-

pF

5

CD4051B ， CD4052B ， CD4053B

从哈里斯半导体数据表收购

SCHS047G

1998年8月 - 修订2003年10月

特点

数字和模拟信号电平的宽范围

- 数字。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 3V至20V

- 模拟。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

≤20V

P-P

该CD4051B是具有三个单8通道多路复用器

二进制控制输入端A，B ，和C ，和一个禁止输入端。该

三个二进制信号选择1 8通道被打开，

并连接的8个输入到输出的。

该CD4052B是具有差分4通道多路复用器

两个二进制控制输入A和B，以及一个禁止输入端。该

两个二进制输入信号选择1 4的双通道是

接通和连接的模拟输入端的输出端。

该CD4053B是具有三个三重2通道多路复用器

独立的数字控制输入， A，B和C，以及一禁止

输入。每个控制输入选择一对信道之一

它们被连接在一个单刀双掷

CON组fi guration 。

当这些装置被用作多路分解器，所述

“ CHANNEL IN / OUT ”端子的输出和

“ COMMON OUT / IN”端子输入。

[ /标题

(CD405

高关性，对信道泄漏

±100pA

（典型值）

1B,

CD4052

在V

DD

-V

EE

= 18V

逻辑电平转换为数字寻址信号

B,

(V

DD

CD4053

3V至20V 20V -V

SS

= 3V至20V ），以模拟开关

信号

P-P

(V

DD

-V

EE

= 20V)

B)

匹配的开关特性，R

ON

= 5Ω （典型值）

/子

V

DD

-V

EE

= 15V

拍摄对象

（ CMOS

非常低的静态功耗在所有Digital-

控制输入和电源条件， 0.2μW （典型值），在

类似物

V

DD

-V

SS

= V

DD

-V

EE

= 10V

多

片上二进制地址解码

PLEX-

ERS / DEM

5V ， 10V ， 15V和参数额定值

ultiplex-

100 ％测试静态电流为20V

与ERS

1μA的18V在整个包装最大输入电流

温度范围，为100nA ，在18V和25

o

C

逻辑

水平

先开后合式开关省去频道

交叠

转换

锡永）

/作者

应用

模拟和数字复用和解复

()

/密钥 -

A / D和D / A转换

WORDS

门控信号

（哈里斯

CMOS模拟多路复用器/多路解复用器

半

传导

与逻辑电平转换

器，

该CD4051B ， CD4052B和CD4053B模拟多路复用器

CD4000

是具有低导通数字控制模拟开关

低导通电阻， 125Ω （典型值）超过15V

P-P

信号输入

范围V

DD

-V

EE

= 18V

订购信息

产品型号

CD4051BF3A ， CD4052BF3A ，

CD4053BF3A

CD4051BE ， CD4052BE ，

CD4053BE

CD4051BM ， CD4051BMT ，

CD4051BM96

CD4052BM ， CD4052BMT ，

CD4052BM96

CD4053BM ， CD4053BMT ，

CD4053BM96

CD4051BNSR ， CD4052BNSR ，

CD4053BNSR

CD4051BPW ， CD4051BPWR ，

CD4052BPW ， CD4052BPWR

CD4053BPW ， CD4053BPWR

TEMP 。 RANGE

(

o

C)

-55至125

包

16 Ld的陶瓷

DIP

16 Ld的PDIP

16 Ld的SOIC

-55至125

16 Ld的SOP

16 Ld的TSSOP

注：订货时，使用整个零件编号。该SUF网络XES 96

而R表示磁带和卷轴。该SUF科幻X T表示小量

卷轴250 。

阻抗和非常低的截止漏电流。控制

模拟信号高达20V

P-P

可以通过数字化实现

4.5V的信号幅度为20V （若V

DD

-V

SS

= 3V ，A

V

DD

-V

EE

高达13V可被控制;对于V

DD

-V

EE

水平

以上13V ，一个V的差异

DD

-V

SS

中的至少4.5V是

需要）。例如，若V

DD

= +4.5V, V

SS

= 0V ，并

V

EE

= -13.5V ，从-13.5V至+ 4.5V的模拟信号可以是

由0V数字输入为5V控制。这些多路复用器

电路消耗极低的静态功耗比

全V

DD

-V

SS

和V

DD

-V

EE

电源电压范围内，

独立于控制信号的逻辑状态如何。当

一个逻辑“1”存在于禁止输入端，所有

通道关闭。

1

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

版权

2003年，德州仪器

CD4051B ， CD4052B ， CD4053B

引脚配置

CD4051B （ PDIP ， CDIP ， SOIC ， SOP ， TSSOP ）

顶视图

4 1

6 2

16 V

DD

15 2

14 1

IN / OUT渠道

频道

IN / OUT

7 4

5 5

INH 6

V

EE

7

V

SS

8

13 0

12 3

11 A

10 B

9 C

Y通道

IN / OUT

3 4

1 5

INH 6

V

EE

7

V

SS

8

13种常见的“X” OUT / IN

12 0

11 3

10 A

9 B

x通道

IN / OUT

CD4052B （ PDIP ， CDIP ， SOP ， TSSOP ）

顶视图

0 1

2 2

16 V

DD

15 2

14 1

x通道

IN / OUT

频道

IN / OUT

Y通道

IN / OUT

COM OUT / IN 3

COMMON “Y” OUT / IN 3

CD4053B （ PDIP ， CDIP ， SOP ， TSSOP ）

顶视图

1

IN / OUT

BX 2

CY 3

OUT / IN CX或CY 4

IN / OUT CX 5

INH 6

V

EE

7

V

SS

8

16 V

DD

15 OUT / IN BX或按

14 OUT / IN AX或AY

13 AY

12斧

11 A

10 B

9 C

IN / OUT

功能方框图

CD4051B

CHANNEL IN / OUT

7

16 V

DD

4

6

2

5

4

1

3

12

2

15

1

14

0

13

TG

A

11

TG

常见

输出/输入

3

TG

B

10

逻辑

水平

转变

C

9

二进制

TO

1第8

解码器

同

抑制

TG

INH

6

TG

8 V

SS

7 V

EE

所有的输入都是通过标准的CMOS防护网保护。

2

CD4051B ， CD4052B ， CD4053B

功能方框图

（续）

CD4052B

x通道IN / OUT

3

11

2

15

1

14

0

12

TG

16 V

DD

TG

A

B

INH

普通X

输出/输入

13

3

常见

输出/输入

10

9

6

逻辑

水平

转变

二进制

TO

1 4

解码器

同

抑制

TG

1

0

5

1

2

4

3

8 V

SS

7

V

EE

Y通道IN / OUT

CD4053B

二进制

1 2

解码器

同

抑制

逻辑

水平

转变

IN / OUT

cy

3

cx

5

by

1

bx

2

ay

13

ax

12

TG

常见

输出/输入

斧头或好哦

14

16 V

DD

A

11

TG

常见

输出/输入

BX或按

15

TG

B

10

TG

常见

输出/输入

CX或CY

4

TG

C

9

TG

INH

6

V

DD

8

V

SS

7

V

EE

所有的输入都是通过标准的CMOS防护网保护。

3

CD4051B ， CD4052B ， CD4053B

真值表

输入国

抑制

CD4051B

0

1

CD4052B

抑制

0

1

CD4053B

抑制

0

1

X =无关

A或B或C

0

1

X

AX或BX或CX

AY或通过或CY

无

B

0

1

X

A

0

1

0

1

X

0X ， 0Y

1X ， 1Y

2X ， 2Y

3X ， 3Y

无

0

1

X

0

1

0

1

X

0

1

0

1

0

1

0

1

X

0

1

2

3

4

5

6

7

无

C

B

A

“ON”的频道（S）

4

CD4051B ， CD4052B ， CD4053B

绝对最大额定值

电源电压（V +至V-）

电压参考V

SS

终奌站。。。。。。。。。。。 -0.5V至20V

直流输入电压范围。。。。。。。。。。。。。。。。。。 -0.5V到V

DD

+0.5V

直流输入电流，在任何一个输入。。。。。。。。。。。。。。。。。。。。。。

±10mA

热信息

封装的热阻抗，

θ

JA

（见注1 ）：

E（ PDIP ）封装。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 67

o

C / W

M（ SOIC ）封装。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 73

o

C / W

NS （ SOP）的包。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 64

o

C / W

PW （ TSSOP ）封装。。。。。。。。。。。。。。。。。。。。。。。。。。 108

o

C / W

最高结温（陶瓷封装）。。。。。。。。 0.175

o

C

最高结温（塑料封装）。。。。。。。 .150

o

C

最大存储温度范围。。。。。。。。。。 -65

o

C至150

o

C

最大的铅温度（焊接10秒）。。。。。。。。。。。。 0.265

o

C

（ SOIC - 只会提示）

工作条件

温度范围。。。。。。。。。。。。。。。。。。。。。。。。。 -55

o

C至125

o

C

注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作

器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。

注意：

1.封装的热阻抗的计算按照JESD 51-7 。

电气连接特定的阳离子

常见的情况在这里：如果整个表是针对全温。范围内，V

供应

=

±5V,

A

V

= +1,

R

L

= 100Ω ，除非另有规定ED（注3 ）

条件

限制了指定温度下（

o

C)

25

参数

V

IS

(V)

V

EE

(V)

V

SS

(V)

V

DD

(V)

-55

-40

85

125

民

典型值

最大

单位

信号输入（V

IS

）和输出（V

OS

)

静态器件

目前，我

DD

最大

-

漏极至源极导

电阻R

ON

最大

0

≤

V

IS

≤

V

DD

改变ON

电阻（间

任意两个通道），

r

ON

关道泄漏

当前：任何通道

OFF （ Max）和ALL

渠道OFF （通用

OUT / IN ）（最大）

电容：

输入，C

IS

输出，C

OS

CD4051

CD4052

CD4053

穿心

C

IOS

传播延迟时间

（信号输入到输出

V

DD

R

L

= 200k,

C

L

= 50pF的，

t

r

, t

f

= 20ns的

5

10

15

-

0.2

30

15

10

-

60

30

20

pF

ns

-

30

18

9

-

pF

-

0

-

0

5

10

15

20

5

10

15

5

10

15

18

5

10

20

100

800

310

200

-

5

10

20

100

850

330

210

-

150

300

600

3000

1200

520

300

-

150

300

600

3000

1300

550

320

-

0.04

0.08

470

180

125

15

10

5

±0.01

5

10

20

100

1050

400

240

-

±100

（注2 ）

A

nA

±100

（注2 ）

±1000

（注2 ）

-

-5

5-

5

-

5

-

pF

5