【特点第二代EE PROM的基于复杂可编程逻辑器件– VCCIO5.0V或3.3V与3.3V工作电压为】,IC型号ATF1504SL,ATF1504SL PDF资料,ATF1504SL经销商,ic,电子元器件-51电子网

特点

第二代EE PROM的基于复杂可编程逻辑器件

– V

CCIO

5.0V或3.3V与3.3V工作电压为5V容限的

- 32 - 256个宏单元与增强功能

- 与行业标准器件引脚兼容

- 加速到5 ns最大引脚至引脚延时

- 注册工作频率为250 MHz

增强的宏单元与逻辑倍增

特点

- 无论是埋葬或注册COM ，而使用其它的输出

- 双独立意见允许每个宏单元的多个锁存功能

- 每个宏单元5产品条款，可扩展到40个宏单元与瀑布

逻辑，再加上15多具折返的逻辑

- D / T /锁存器配置的触发器加透明锁存器

- 全球和/或每个宏单元寄存器控制信号

- 全球和/或每个宏单元输出使能

- 每个宏单元可编程输出摆率

- 可编程输出每个宏单元集电极开路选项

- 快速注册输入从产品期限

增强的连接性

- 单级开关矩阵的最大路由选项

- 高达每逻辑块40输入

先进的电源管理功能

- ITD （输入瞬态检测）可以单独对全局时钟，输入和

I / O为微安级待机电流为“L”版本

- 品控1毫安待机模式

- 每个宏单元省电选项

- 未使用大电池自动断电

- 可编程引脚门将输入和I / O

提供商业和工业温度范围

可在包括PLCC ， PQFP和TQFP所有流行的软件包

EE PROM技术

- 100％测试

- 完全可再编程

- 10,000编程/擦除周期

- 20年的数据保存

- 2000V的ESD保护

- 200毫安闭锁抗扰度

JTAG边界扫描测试每个端口IEEE 1149.1-1990和1149.1a ， 1993年

- 对JTAG管脚TMS和TDI上拉选项

IEEE 1532兼容通过JTAG快速的在系统可编程（ ISP ）

符合PCI标准

安全保险丝功能

ATF15xxSE

家庭

数据表

ATF1502SE(L)

ATF1504SE(L)

ATF1508SE(L)

ATF1516SE(L)

初步

牧师2401D - PLD - 9月2日

一般

描述

引进的100 ％连接ATF1500与32增强的宏单元开始

在1996年， Atmel的CPLD产品已经交付额外的IO连接和逻辑的可重用性。

爱特梅尔致力于高效，灵活的架构一直延续着当前爱特梅尔

ATF15xxSE家庭的行业标准，引脚兼容的CPLD。 Atmel的逻辑倍增

架构包括更广泛的扇入，额外的路由和时钟选项，并结合

先进的专有设备装配工，延长CPLD布局和布线效率。爱特梅尔

增强的宏单元包括双独立埋反馈，允许设计人员

将更多的逻辑（尤其是转换器和锁存器）到一个较小的CPLD或离开空余房间

后续版本。爱特梅尔ATF15xxSE系列提供了增强的功能和灵活性

没有额外的设计工作，是极具成本效益。

爱特梅尔ATF15xxSE系列包括了所有流行的配置和速度。

表1中。

ATF15xxSE家庭设备功能

特征

可用门

宏单元

逻辑块

马克斯。＃引脚

马克斯。用户I / O

等级（ NS ）

ATF1502SE(L)

750

5, 6, 7, 10(15)

ATF1504SE(L)

1500

100

5, 6, 7, 10(15)

ATF1508SE(L)

3000

128

256

100

6, 7, 10(15)

ATF1516SE(L)

6000

256

164

7, 10(15)

爱特梅尔ATF15xxSE系列包括引脚兼容的产品在所有流行的包。

表2中。

ATF15xxSE系列器件封装和信号引脚数

(1)(2)

套餐

44引脚PLCC

44引脚TQFP

84引脚PLCC

100引脚TQFP

100引脚PQFP

160引脚PQFP

208引脚PQFP

208针RQFP

注意事项：

ATF1502SE(L)

ATF1504SE(L)

100

164

ATF1508SE(L)

ATF1516SE(L)

1.联系爱特梅尔最多最新的器件和封装可用性的信息。

2.当JTAG端口用于在系统编程（ ISP）或边界扫描测试

（BST），四个相关联的引脚成为JTAG引脚，并且对用户I / O不可用。

ATF15xxSE家庭

2401D–PLD–09/02

ATF15xxSE家庭

实用

描述

该ATF15xxSE家庭的5.0伏电源，高性能，高密度的复杂编程

的可编程逻辑器件（CPLD ）采用Atmel的成熟的电可擦除非易失性

技术。凭借高达512个宏单元，他们很容易从几个TTL集成逻辑， SSI ， MSI ，

LSI和经典的可编程逻辑器件。该ATF15xxSE系列的增强型宏蜂窝架构，开关

矩阵和新设计的路由增加可用门数和suc-几率增加

cessful引脚锁定设计修改，同时保持与行业的引脚兼容性

标准的CPLD。

该ATF15xxSE系列器件有四个专用输入引脚，并根据类型

器件和封装，高达208个双向I / O引脚。每个专用输入引脚还可以作为

作为一个全球性的控制信号，时钟寄存器，寄存器复位或输出使能。这些控制的

信号可被选择用于每个单独的宏小区内使用。每个输入和I / O引脚也

服务于全球的总线。

宏单元被组织成16称为逻辑块组。在开关矩阵

每个逻辑块中选择从全局总线40的各个信号。在一个给定的宏单元

逻辑块可以在区域折返总线共享其16返送信号。级联逻辑

在逻辑块宏之间可实现快速，高效的生成复杂的逻辑功能

系统蒸发散。所有的宏单元都能够被I / O的，不过，我的实际数量/ O引脚

取决于器件和封装类型。该ATF15xxSE家庭成员包含两个，四个，

8 ， 16或32这样的逻辑块，每个块能够产生和项的逻辑与的

扇入的来自具有访问多达80个乘积项的开关矩阵40的输入。

未使用的宏单元是由钳工软件自动关闭以降低功率变

消费。一个安全保险丝，当被编程时，可以保护其它保险丝的内容。两

的用户签名的字节（16位）是可访问的用户为目的，例如存储

项目名称，型号，版本或日期。用户签名是访问不管

安全熔丝的状态。

该ATF15xxSE系列器件是在系统可编程（ ISP）的设备。他们所使用的

行业标准的4针JTAG接口（ IEEE标准1149.1 ），并完全符合

JTAG的边界扫描描述语言（ BSDL ）。 ISP允许器件是亲

编程不从印刷电路板中除去它。除了简化

制造流程， ISP也可以通过软件来进行该领域的设计修改。

全局总线/开关

矩阵

全局总线（图1 ）包含了所有的输入和I / O引脚信号以及埋反馈

所有宏单元的信号。每个逻辑块中的开关矩阵接收作为其输入的所有显

的NAL从全局总线。多达40个，这些信号可被选择作为输入到各个

逻辑块由钳工软件。 Atmel的ATF15xx系列CPLD器件的使用一个单一的液位开关

矩阵信号分配结构，其中，每个逻辑块的输入可以访问同一num-

BER的全局总线输入，可能的方法的数量最大化路由一个全球性的总线信号。

这种单级结构是在被别人利用分段开关矩阵结构的对比

该路由特定全局总线输入到特定的逻辑块的输入，使该信号

不可用于一些其他的逻辑块，从而大大限制了可用的机会

路线。

该ATF15xxSE家庭宏小区，如图2所示，由五个部分：乘积项

和乘积项选择多路复用器，或/异或/级联逻辑，返送总线，一个触发器和

输出缓冲器。额外的扇入和信号布线在整个设置。每个宏单元可以

生成从产品期限MUX A折返逻辑术语和额外埋反馈

路由是到了全局总线。

2401D–PLD–09/02

图1 。

ATF15xxSE家庭的典型框图

6 16个

N-1

ATF15xxSE家庭

2401D–PLD–09/02

ATF15xxSE家庭

图2中。

ATF15xxSE家庭宏蜂窝与增强功能在红

SWITCH区域

MATRIX FOLDBACK

输出

公共汽车

Casin酒店

逻辑

折返

开关

矩阵

PT1

PT2

PT3

GOE [0： 5]

产品期限MUX

I / O引脚

D / T * / L

I / O引脚

CK / CK / LE

GCK [0： 2]

SLEW

率

开放

集热器

GOE

开关

矩阵

GOE [0： 5]

PT4

PT5

GCLEAR

全局总线

降低电源选项

CASOUT

* T触发器合成

产品条款及

选择MUX

在每个宏单元有五个乘积项。每个乘积项可以接收作为其输入的任何

组合来自开关矩阵或区域折返总线的信号。乘积项

根据需要将宏蜂窝逻辑选择复用器（ PTMUX ）分配的五个乘积项

盖茨和控制信号。该PTMUX编程由钳工软件决定的，

其中选择最佳的宏配置。

在单个宏小区中，所有乘积项可以被路由到或门，产生5-

输入和/或和项。与来自邻近宏小区的加入Casin酒店的，这可以

扩展到多达40个乘积项与一些额外的延迟。

宏蜂窝的异或门可以有效的实现比较和运算功能的

系统蒸发散。一个输入到异或来自OR和项。其它异或输入可以是一个

乘积项或一个固定的高或低的水平。用于组合输出，固定电平输入

允许极性选择。对于已注册的功能，固定级别允许德摩根minimiza-

化产品方面。 XOR门可从触发器的输出来模拟T-和供给JK-

型触发器，或供给到掩埋的反馈，以合成一个额外的锁存器。

OR / XOR /

级联逻辑

折返巴士

每个宏单元还可以生成一个折返乘积项。这个信号输送到区域

总线，并提供给16个宏单元中的一个给定的逻辑块。折返是一个逆

极性的宏小区的乘积项之一。虽然级联逻辑是首选

方法用于扩展的宏单元输入的数量，以多达40个， 16个折返术语

在每个区域中还可以生成附加的扇入和项与标称附加延迟。

2401D–PLD–09/02