AT93C86A
3.功能描述
该AT93C86A是通过一个简单的多功能三线式串行通信接口访问。
设备的操作是由主机处理器发出七个指令控制。
一个有效的
指令开始在CS的上升沿
它由一个起始位(逻辑' 1' ),接着的
适当的操作码和所需的存储器地址位置。
读(READ ) :
读(读出)的指令包含用于存储器地址的地址的代码
灰被读取。指令和地址之后被解码时,从所选择的存储器中的数据
位置可在串行输出引脚DO 。输出数据的变化都与同步
串行时钟SK上升沿。但是应当注意的是,一个虚拟位(逻辑“0”)之前的8位或
16位的数据输出字符串。该AT93C86A支持顺序读操作。该设备将
自动递增内部地址指针和时钟输出的下一个存储位置
只要CS保持高电平。在这种情况下,哑位(逻辑“0” ),将不会同步输出之间
存储器位置,从而允许连续的数据流被读取。
擦/写( EWEN ) :
为了保证数据的完整性,器件自动进入
擦除/写禁止( EWDS )状态时,电源首次应用。擦除/写使能( EWEN )
指令必须首先被执行的任何编程指令可被执行之前。
请注意,在EWEN状态一次,编程保持启用状态,直到EWDS指令
化执行或V
CC
电源从部分除去。
擦除( ERASE ) :
擦除( ERASE )指令的程序在指定的内存中的所有位
位置为逻辑“1”状态。自定时擦除周期开始,一旦擦除指令和
地址进行解码。 DO引脚输出部分的Ready / Busy状态,如果CS被
正在保持低了至少250纳秒(T后高
CS
) 。为逻辑“1”,引脚DO表明,
选择存储位置已被删除,以及部分已准备好执行下一条指令。
WRITE (写) :
写入( WRITE)指令包含将要写入的8位或16位数据的
到指定的内存位置。自定时编程周期T
WP
最后一个位后开始
数据在串行数据输入管脚DI被接收。 DO引脚输出的就绪/忙状态
部分,如果CS正在保持低了至少250纳秒(T之后变为高电平
CS
) 。在做一个逻辑“0”
表明编程仍在进行中。为逻辑“ 1”表示在该存储器位置
指定的地址已经写入与包含在指令和数据模式
一部分是准备作进一步的说明。
如果CS是一个READY / BUSY状态不能得到
的自定时编程周期T结束后所带来的高
WP
.
全部清除( ERAL ) :
擦除所有( ERAL )指令的程序存储器阵列中的每一位
到逻辑“1”状态,并且主要用于测试目的。 DO引脚输出
的一部分,如果CS的Ready / Busy状态被保持低了至少250纳秒后拉高
(t
CS
) 。 ERAL指令只适用于V
CC
= 5.0V
±
10%.
全部写入( WRAL ) :
写所有( WRAL )指令程序的所有内存位置
在指令中指定的数据模式。 DO引脚输出部分,如果的Ready / Busy状态
CS正在保持低了至少250纳秒(T之后变为高电平
CS
) 。 WRAL指令是
只适用于V
CC
= 5.0V ± 10%.
擦/写禁止(EWDS ) :
为了防止意外的数据的干扰,
擦除/写禁止( EWDS )指令禁止所有的编程模式,并应exe-
所有编程操作后cuted 。的Read指令的操作是独立的
同时埃文和EWDS指令,并可以在任何时间被执行。
5
5096E–SEEPR–1/08