周期性间隔定时器( PIT )
- 20位间隔定时器加12位间隔计数器
看门狗定时器( WDT )
- 重点保护,可编程只有一次,窗16位计数器运行于慢速时钟
实时定时器( RTT )
- 32位自由运行备份计数器与16位预分频器运行于慢速时钟
2个32位并行输入/输出控制器( PIOA和PIOB )
- 32个可编程I / O线复用最多两个外设I / O的每个
- 输入上的每个I / O口线电平变化中断功能
- 独立的可编程开漏,上拉电阻,总线保持和同步输出
22外设DMA控制器通道( PDC )
2个通用同步/异步收发器( USART )
- 个人波特率发生器, IrDA的
红外调制/解调,曼彻斯特编码/解码
主/从串行外设接口( SPI )
- 8位到16位可编程数据长度,外部外设片选
- 同步通信以高达80Mbits / sec的
一个三通道的16位定时器/计数器( TC )
- 三个外部时钟输入,两个多用途I /每通道O引脚
- 双PWM生成,捕获/波形模式,递增/递减计数功能
IEEE 1149.1 JTAG边界扫描所有数字引脚
所需电源:
1.08V至1.32V的VDDCORE和VDDBU
1.08V至1.32V的VDDOSC , VDDOSC32和VDDPLLB
3.0V至3.6V的VDDPLLA和VDDIO
3.0V至3.6V的AVDD ( ADC)
封装选项: 144 LQFP , 176 LQFP , 208 PQFP , 144 LFBGA , 176TFBGA , 208 TFBGA 225 LFBGA
1.描述
片上系统(SoC )的AT91CAP7E半定制系统是用一个特殊的微控制器
的接口,允许逻辑在外部的FPGA直接映射到其内部安巴
高速总线( AHB ) 。该FPGA接口包括多个主机和从机渠道
对数据的微控制器和之间传递提供更大的总线带宽
FPGA比使用通用I / O或外部存储器接口,传统的方法
接口。该AT91CAP7E包括ARM7TDMI内核与AHB ,片上ROM , SRAM ,一个
全功能的系统控制器和各种通用的外围设备经由所述访问
AMBA外设总线( APB ) 。这是一个130纳米CMOS工艺的1.2V和支持实施
3.3V的I / O 。
该AT91CAP7E是建立在Atmel的AT91CAP7S customizablemicrocontroller高达450
金属可编程( MP )的逻辑Kgates 。 FPGA的接口是在矿井MP模块中实现的
并就给予客户的不仅是一种有效的AT91CAP7S使用MP的I / O公司提供,
在一个标准的微控制器功能强大的FPGA接口,同时也为一个很好的平台
模仿自己的AT91CAP7S为基础的设计。
2
AT91CAP7E
8549A–CAP–10/08