特点
16兆位的SRAM多芯片模块
允许32位，16位或8位访问配置
工作电压： 3.3V
+
0.3V ， 5V容限
访问时间：
= 25纳秒
= 20 ns的
- 18纳秒（初步资料）
非常低的功耗
- 活动： 595毫瓦每字节（最大） @ 20纳秒
(1)
， 415mW每字节（最大）为50ns
(2)
- 待机： 15毫瓦（典型值）
军用温度范围： -55 + 125°C
TTL兼容的输入和输出
异步
死在爱特梅尔0.25微米抗辐射工艺制造
无单粒子闩锁低于80兆电子伏/毫克/平方厘米LET阈值
2
@125°C
根据MIL -STD- 883方法1019进行测试达总剂量为300 krads （SI ）
ESD大于2000V更好
质量等级：
- QML -Q或V
- ESCC
950密耳宽MQFPT68套餐
质量： 8.5克
1.对于只AT68166HT - 20 。 540mW的AT68166HT - 25 。
2.只有AT68166HT - 20 。为450mW的AT68166HT - 25 。
抗辐射
16兆3.3V
5V容限
SRAM多
芯片模块
AT68166HT
注意事项：
描述
该AT68166HT是16Mbit的SRAM封装在一个密闭的多芯片模块（ MCM）的
对于空间应用。
该AT68166HT MCM包括四个4Mbit的SRAM AT60142HT骰子。它可以是
组织为512Kx8的任何一家银行， 512Kx16的两家银行或四银行
512Kx8 。它结合抗辐射的能力，对80MeV.cm / mg的闩锁阈值，一个
多有点不高兴免疫力和300Krads的总剂量耐受性，具有快速访问
时间。
MCM的封装技术允许减少PCB面积的50％以
节省75 ％的重量比4的4Mbit包。
多亏了4Mbit的SRAM芯片的尺寸小， Atmel公司已经能够accommo-
到目前为止，四个骰子的组装上的便利包装的一侧
功耗。
与其它产品的兼容性使设计人员能够轻松地移植到爱特梅尔
AT68166HT内存。
该AT68166HT电源在3.3V和5V的是宽容。
该AT68166HT根据最新修订的测试方法进行处理
在MIL -PRF- 38535或ESCC 9000 。
7843A–AERO–10/09
AT68166HT
引脚配置
AT68166HT打包在一个MQFPT68 。引脚分配取决于访问时间。
还有如在下面的表格描述了2个版本：
存取时间
包版本
25纳秒
YM
20纳秒
YS
18纳秒
YS
表1中。
引脚分配YS & YM版本
领导
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
信号
I/O0[0]
I/O0[1]
I/O0[2]
I/O0[3]
I/O0[4]
I/O0[5]
I/O0[6]
I/O0[7]
GND
I/O1[0]
I/O1[1]
I/O1[2]
I/O1[3]
I/O1[4]
I/O1[5]
I/O1[6]
I/O1[7]
33
34
领导
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
YS
YM
YS
YM
信号
VCC
A11
A12
A13
A14
A15
A16
CS0
OE
CS1
A17
WE1
WE2
WE3
A18
GND
NC
VCC
NC
领导
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
信号
I/O3[7]
I/O3[6]
I/O3[5]
I/O3[4]
I/O3[3]
I/O3[2]
I/O3[1]
I/O3[0]
GND
I/O2[7]
I/O2[6]
I/O2[5]
I/O2[4]
I/O2[3]
I/O2[2]
I/O2[1]
I/O2[0]
68
领导
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
YS
YM
信号
VCC
A10
A9
A8
A7
A6
WE0
CS3
GND
CS2
A5
A4
A3
A2
A1
A0
VCC
NC
3
7843A–AERO–10/09
图1 。
YM包
引脚分配
NC
A0
A1
A2
A3
A4
A5
CS2
GND
CS3
WE0
A6
A7
A8
A9
A10
VCC
I/O0[0]
I/O0[1]
I/O0[2]
I/O0[3]
I/O0[4]
I/O0[5]
I/O0[6]
I/O0[7]
GND
I/O1[0]
I/O1[1]
I/O1[2]
I/O1[3]
I/O1[4]
I/O1[5]
I/O1[6]
I/O1[7]
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
注意：
NC引脚没有内部粘合。所以，它们可以被连接到GND或Vcc的。
图2中。
在YS包AT68166HT引脚分配
VCC
A0
A1
A2
A3
A4
A5
CS2
GND
CS3
WE0
A6
A7
A8
A9
A10
VCC
4
AT68166HT
7843A–AERO–10/09
VCC
A11
A12
A13
A14
A15
A16
CS0
OE
CS1
A17
WE1
WE2
WE3
A18
GND
VCC
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
I/O0[0]
I/O0[1]
I/O0[2]
I/O0[3]
I/O0[4]
I/O0[5]
I/O0[6]
I/O0[7]
GND
I/O1[0]
I/O1[1]
I/O1[2]
I/O1[3]
I/O1[4]
I/O1[5]
I/O1[6]
I/O1[7]
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
VCC
A11
A12
A13
A14
A15
A16
CS0
OE
CS1
A17
WE1
WE2
WE3
A18
NC
NC
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
AT68166H
（ TOP VIEW ）
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
I/O2[0]
I/O2[1]
I/O2[2]
I/O2[3]
I/O2[4]
I/O2[5]
I/O2[6]
I/O2[7]
GND
I/O3[0]
I/O3[1]
I/O3[2]
I/O3[3]
I/O3[4]
I/O3[5]
I/O3[6]
I/O3[7]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
AT68166H
（ TOP VIEW ）
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
I/O2[0]
I/O2[1]
I/O2[2]
I/O2[3]
I/O2[4]
I/O2[5]
I/O2[6]
I/O2[7]
GND
I/O3[0]
I/O3[1]
I/O3[2]
I/O3[3]
I/O3[4]
I/O3[5]
I/O3[6]
I/O3[7]
AT68166HT
引脚说明
表2中。
引脚名称
名字
A0 - A18
I / O0 - I / O31
CS0 - CS3
WE0 - WE3
OE
VCC
GND
(1)
注意：
1.封装盖被连接到GND
描述
地址输入
数据输入/输出
芯片选择
写使能
OUTPUT ENABLE
电源
地
表3中。
真值表
(1)
CSX
H
L
L
L
注意：
WEX
X
H
L
H
OE
X
L
X
H
输入/输出
Z
数据输出
DATA IN
Z
模式
待机
读
写
输出禁用
1， L =低， H =高， X = H或L ， Z =高阻抗。
5
7843A–AERO–10/09
QQ：2881677436 复制
