【特点单2.3V - 3.6V或2.7V - 3.6V电源串行外设接口（SPI ）兼容- 支持SPI模】,IC型号AT25DF021-MHF-T,AT25DF021-MHF-T PDF资料,AT25DF021-MHF-T经销商,ic,电子元器件-51电子网

特点

单2.3V - 3.6V或2.7V - 3.6V电源

串行外设接口（SPI ）兼容

- 支持SPI模式0和3

66 MHz的最高工作频率

- 时钟到输出（T

的） 6 ns最大

灵活，优化的擦除架构代码+数据存储应用

- 统一4KB的块擦除

- 统一的32 KB的块擦除

- 统一的64 KB的块擦除

- 整片擦除

单个扇区保护与全球保护/撤消功能

- 四个部门的64字节每

保护部门通过WP引脚硬件控制锁

128字节的可编程OTP安全注册

灵活的编程

- 字节/页编程（ 1到256字节）

快速编程和擦除时间

- 1.0毫秒的典型页编程（ 256字节）的时间

- 50毫秒典型4KB的块擦除时间

- 250毫秒典型的32字节块擦除时间

- 450毫秒典型的64字节块擦除时间

自动检查和擦除/编程故障报告

JEDEC标准制造商和设备ID阅读方法

低功耗

- 7毫安读操作工作电流（典型值在20兆赫）

- 15 μA深度掉电电流（典型值）

耐力：100,000编程/擦除周期

数据保存时间：20年

符合工业温度范围内

行业标准的绿色（无铅/无卤化物/ RoHS标准）封装选择

- 8引脚SOIC （ 150密耳宽）

- 8 - 垫超薄DFN （ 5× 6 ×0.6 MM）

2-Megabit

2.3伏或

2.7-volt

最低

SPI串行闪存

内存

AT25DF021

1.描述

该AT25DF021是在宽的设计使用一个串行接口的闪存设备

各种大批量消费类应用程序中，程序代码是shad-

从闪存到欠执行嵌入式或外部RAM 。灵活

删除AT25DF021的架构，其擦除粒度小至4千字节，

使得它非常适合用于数据存储为好，省去了额外的数据存储

EEPROM器件。

3677D–DFLASH–04/09

物理的部门划分和AT25DF021的擦除块的大小进行了优化，

满足当今的代码和数据存储应用的需要。通过优化的尺寸

物理扇区和擦除的块中，存储空间可以被更有效地使用。

因为某些代码模块和数据存储段必须驻留在自己的

自己的受保护行业，出现大扇形的浪费和未使用的存储空间

和大的块擦除闪存设备可以大大减小。这增加的内存

空间利用率允许额外的代码例程和数据存储段可同时加

仍然保持相同的总体器件密度。

该AT25DF021还提供了一个先进的方法，用于保护单个部门打击

错误的或恶意的编程和擦除操作。通过提供单独亲的能力

TECT和取消保护部门，一个系统可以解除对某个特定行业，以修改其内容，而

保持在存储器阵列的剩余扇区进行安全保护。这是在应用程序有用

系统蒸发散为程序代码打补丁或更新一个子程序或模块的基础上，或在

应用，数据存储段需要不运行的错误的风险改性

修改的程序代码段。除个别行业的保护capabili-

联系， AT25DF021采用了全球保护和全球撤消功能，使

整个存储器阵列可以被保护或未被保护的一次。这将减少开销

期间由于扇区制造过程不必是不受保护的一个接一个先前

初始编程。

该器件还包含一个专门的OTP （一次性可编程）安全注册了

可用于用途，如唯一的设备序列，系统级电子序列

号（ESN ）的存储，锁定密钥存储等

专为在2.5伏或3伏系统中使用时， AT25DF021支持读，亲

克，和擦除操作与2.3V至3.6V或2.7V至3.6V的电源电压范围。没有

单独的电压所需的编程和擦除。

AT25DF021

3677D–DFLASH–04/09

AT25DF021

2.引脚说明和引脚

表2-1 。

符号

引脚说明

名称和功能

片选：

断言CS引脚选择设备。当CS引脚置为无效时，

设备都将被取消，通常被置于待机模式（而不是深度掉电

模式），和SO引脚将处于高阻抗状态。当设备被取消，

数据不会在SI引脚接受。

在CS引脚从高电平到低电平的转换才能启动的操作，以及低到高

结束的动作过渡是必需的。当结束一个内部自定时操作

诸如程序或擦除周期，该设备将不会进入待机模式，直到

操作完成。

串行时钟：

该引脚用于提供一个时钟的装置和用于控制所述

流数据和从该装置的。目前SI引脚上的命令，地址和数据输入

总是锁定在SCK的上升沿，而在SO引脚输出数据始终

同步输出SCK的下降沿。

串行输入：

SI引脚被用于将数据转移到器件中。 SI引脚用于所有数据

包括输入命令和地址序列。 SI引脚上的数据总是锁定在

SCK的上升沿。

只要设备存在取消SI引脚上的数据将被忽略（ CS是

无效）。

串行输出：

SO引脚用来转移数据从设备。在SO引脚上的数据

总是同步输出SCK的下降沿。

SO引脚会在每次取消选择器件的高阻抗状态（ CS是

无效）。

写保护：

在WP引脚控制设备的硬件锁定功能。请

请参阅

“保护命令和功能”第12页

为保护更多详细信息

功能和WP引脚。

WP引脚在内部上拉，高，可能会悬空，如果硬件控制保护

将不被使用。但是，我们建议在WP引脚也可以从外部连接

到V

只要有可能。

HOLD ：

HOLD引脚用于暂时没有暂停串行通信

取消或重置设备。而HOLD引脚置位，转换的SCK

引脚和数据通过SI引脚将被忽略，而SO引脚将处于高阻抗状态。

断言

状态

TYPE

低

输入

SCK

输入

产量

低

输入

HOLD

CS引脚必须被拉高， SCK引脚必须处于低状态，以便

一个保持状态开始。一个保持状态只能暂停串行通信

不会对内部自定时操作的效果，例如节目或

擦除周期。请参阅

第29页的“保留”

关于举办更多的详细信息

操作。

HOLD引脚内部上拉，高，可能会悬空，如果保持功能将不

使用。然而，我们建议将HOLD销也可以从外部连接到V

只要有可能。

低

输入

器件电源：

在V

销是用来提供电源电压的装置。

在无效的V操作

电压可能产生虚假的结果，不应该

企图。

地面：

用于电源的接地参考。接地应连接到所述

系统地。

动力

GND

动力

3677D–DFLASH–04/09

图2-1 。

8 - SOIC顶视图

GND

VCC

HOLD

SCK

图2-2 。

8 ， UDFN （顶视图）

GND

VCC

HOLD

SCK

3.框图

图3-1 。

框图

控制和

保护逻辑

I / O缓冲器

和锁存器

SCK

接口

控制

和

逻辑

SRAM

数据缓冲区

y解码器

Y型GATING

地址锁存

HOLD

X解码器

FL灰

内存

ARRAY

4.内存阵列

提供了最大的灵活性， AT25DF021的存储器阵列可在4列弗被擦除

粒度ELS包括整片擦除。此外，该阵列被划分成物理

其中，大小均匀，各部门各部门可以单独保护程序，并

擦除操作。的物理扇区的尺寸被用于代码和数据的存储优化

应用程序，从而允许代码和数据段驻留在他们自己的隔离区。该

存储器体系结构图说明了每个擦除电平的故障以及

每一个物理扇区的损坏。

AT25DF021

3677D–DFLASH–04/09

AT25DF021

图4-1 。

内存架构图

块擦除详细

内部的部门划分为

扇区保护

功能

64KB

32KB

块擦除

（ D8H命令）（ 52H命令）

4KB

块擦除

（ 20H命令）

4KB

32KB

4KB

64KB

（ 3区）

64KB

4KB

32KB

4KB

32KB

4KB

64KB

（ 2区）

64KB

4KB

32KB

4KB

块地址

范围

03FFFFh - 03F000h

03EFFFh - 03E000h

03DFFFh - 03D000h

03CFFFh - 03C000h

03BFFFh - 03B000h

03AFFFh - 03A000h

039FFFh - 039000h

038FFFh - 038000h

037FFFh - 037000h

036FFFh - 036000h

035FFFh - 035000h

034FFFh - 034000h

033FFFh - 033000h

032FFFh - 032000h

031FFFh - 031000h

030FFFh - 030000h

02FFFFh - 02F000h

02EFFFh - 02E000h

02DFFFh - 02D000h

02CFFFh - 02C000h

02BFFFh - 02B000h

02AFFFh - 02A000h

029FFFh - 029000h

028FFFh - 028000h

027FFFh - 027000h

026FFFh - 026000h

025FFFh - 025000h

024FFFh - 024000h

023FFFh - 023000h

022FFFh - 022000h

021FFFh - 021000h

020FFFh - 020000h

256字节

4KB

32KB

4KB

64KB

（扇区0）的

64KB

4KB

32KB

4KB

00FFFFh - 00F000h

00EFFFh - 00E000h

00DFFFh - 00D000h

00CFFFh - 00C000h

00BFFFh - 00B000h

00AFFFh - 00A000h

009FFFh - 009000h

008FFFh - 008000h

007FFFh - 007000h

006FFFh - 006000h

005FFFh - 005000h

004FFFh - 004000h

003FFFh - 003000h

002FFFh - 002000h

001FFFh - 001000h

000FFFh - 000000

256字节

0017FFh - 001700h

0016FFh - 001600h

0015FFh - 001500h

0014FFh - 001400h

0013FFh - 001300h

0012FFh - 001200h

0011FFh - 001100h

0010FFh - 001000h

000FFFh - 000F00h

000EFFh - 000E00h

000DFFh - 000D00h

000CFFh - 000C00h

000BFFh - 000B00h

000AFFh - 000A00h

0009FFh - 000900h

0008FFh - 000800h

0007FFh - 000700h

0006FFh - 000600h

0005FFh - 000500h

0004FFh - 000400h

0003FFh - 000300h

0002FFh - 000200h

0001FFh - 000100h

0000FFh - 000000

页面编程详细

1-256字节

页编程

（ 02H命令）

256字节

页面地址

范围

03FFFFh - 03FF00h

03FEFFh - 03FE00h

03FDFFh - 03FD00h

03FCFFh - 03FC00h

03FBFFh - 03FB00h

03FAFFh - 03FA00h

03F9FFh - 03F900h

03F8FFh - 03F800h

03F7FFh - 03F700h

03F6FFh - 03F600h

03F5FFh - 03F500h

03F4FFh - 03F400h

03F3FFh - 03F300h

03F2FFh - 03F200h

03F1FFh - 03F100h

03F0FFh - 03F000h

03EFFFh - 03EF00h

03EEFFh - 03EE00h

03EDFFh - 03ED00h

03ECFFh - 03EC00h

03EBFFh - 03EB00h

03EAFFh - 03EA00h

03E9FFh - 03E900h

03E8FFh - 03E800h

3677D–DFLASH–04/09

特点

成本很低的配置存储器

可编程1048576 ×1 ， 2097152 ×1 ， 4194304 ×1和7340032 ×1位串行

内存用来存储配置方案，现场可编程门

阵列（FPGA）

1.8V ，2.5V和3.3V的I / O

3.3V电源电压

使用Atmel编程器或行业标准的第三方程序支持

编程器

在系统可编程（ ISP ）通过JTAG接口（ IEEE 1532 ）

IEEE 1149.1边界扫描测试性

简单的界面， SRAM的FPGA

引脚兼容赛灵思

XCFxxS系列平台闪存PROM配置Xilinx公司

斯巴达

和Virtex

FPGA的

级联读回以支持其他配置或更高密度FPGA

低功耗CMOS闪存工艺

可提供20引脚TSSOP封装

低功耗待机模式

快速串行下载速度高达33 MHz的

耐力：100,000写周期的典型

绿色（无铅/无卤化物/ RoHS标准）套餐

与现有的AT17系列配置的记忆在功能上兼容

配置爱特梅尔AT40KAL系列FPGA

FPGA

CON组fi guration

FL灰内存

AT18F010

AT18F002

AT18F040

AT18F080

初步

AT18F系列配置存储器发售

AT18F010

密度

JTAG编程

VCCINT

VCCO

VCCJ

配置时钟

包

绿色包装

1兆位

AT18F002

2兆位

是的

3.3V

1.8-3.3V

33兆赫

20引脚TSSOP

是的

AT18F040

4兆位

AT18F080

7兆

1.描述

该AT18F系列JTAG在系统可编程配置PROM的（组态

符之一）提供了一个易于使用的，高性价比的配置存储器领域

可编程门阵列。该AT18F系列器件采用20引脚

TSSOP封装。该AT18F系列配置使用一个简单的串行访问过程

配置一个或多个FPGA器件。

该AT18F系列配置器可与爱特梅尔或行业标准进行编程，

第三方的，独立的程序员，如BP ，数据I / O，高低等。

3672A–CNFG–1/08

2.引脚配置

20引脚TSSOP

数据

CLK

TDI

TMS

TCK

RESET / OE

VCCJ

VCCO

VCCINT

TDO

首席执行官

GND

3.框图

POWER- ON

RESET

JTAG

接口

TCK

TMS

TDI

TDO

国内

振荡器

调节器

下载

接口

FL灰

内存

RESET / OE

首席执行官

数据

CLK

AT18F010 / 002 / 040 / 080 [初步]

3672A–CNFG–1/08

AT18F010 / 002 / 040 / 080 [初步]

4.设备描述

配置存储器的下载界面，将直接与FPGA进行通信

通过接口控制信号（ CLK ， RESET / OE ， CE），以初始化和终止的配置

化。在主串行模式下，所有的FPGA器件可以控制整个配置过程

接收从配置设备的数据，而不需要外部智能控制器。

当FPGA器件在从串行模式时，外部时钟信号可以被施加到

一个AT18F系列设备作为配置加载时钟CLK引脚。多个FPGA是

设置在主串和从串模式也可以用来控制配置亲

塞斯从单个设备配置或级联配置器获得的数据。请联系爱特梅尔

在configurator@atmel.com进行详细说明。

在CF引脚用作一个可选的输入引脚的JTAG CONFIG指令初始化

FPGA配置，而无需在设备断电。在RESET / OE和CE引脚

控制上的数据输出引脚的三态缓冲器，并启动地址计数器。当

RESET / OE是低电平，配置设备重置其地址计数器和三态其

DATA引脚。 CE引脚还控制AT18F系列配置的输出。如果行政长官举行

高RESET / OE复位脉冲后，计数器复位，数据输出引脚为三态。

当配置赶出所有的数据和CEO为低电平时，器件三态

DATA引脚，以避免争用其他配置器。在上电时，地址计数器

自动复位。

3672A–CNFG–1/08

AT18F系列器件与赛灵思的FGPA器件系列的一部分兼容。

表4-1 。

ATMEL

的Virtex-II

XC2V80

的Virtex-II

XCV50E

的Virtex -E

XCV100E

XCV50

VIRTEX

XCV100

XCV150

AT18F040-30XU

Spartan-3E

AT18F010-30XU

Spartan-3

XC3S200

XC2S50E

的Spartan- IIE

XC2S100E

XC2S15

的Spartan- IIE

XC2S30

的Spartan- II

XC2S50

XC2S100

的Virtex- 4 LX

XC2S150

的Virtex -II Pro的

的Virtex-II

的Virtex -E

XCV300E

的Virtex -II Pro的

XCV200

VIRTEX

XCV300

AT18F002-30XU

Spartan-3E

Spartan-3

XC3S250E

XC3S400

XC2S150E

的Spartan- IIE

XC2S200E

XC2S300E

VIRTEX

的Spartan- II

XC2S200

Spartan-3E

Spartan-3L

Spartan-3

XC3S2000

XCV1000

XC3S1600E

XC3S1500L

XC3S1500

的Virtex -E

AT18F080-30XU

的Virtex-II

XC2V2000

XCV812E

XCV1000E

XCV1600E

XCV800

XC2V1500

XC2VP20

XC2VP7

XC2VP2

的Virtex- 4 FX

XC2V250

XCV200E

的Virtex - II Pro X中

XC4VFX20

XC2VPX20

XC4VLX25

XC4VFX12

的Virtex - 5 LX

XC2S600E

XC5VLX30

XC4VLX15

Spartan-3

XC3S1000

XC2S400E

Spartan-3L

XC3S100E

XC3S50

Spartan-3E

XC3S1200E

XC3S1000L

VIRTEX

XCV600

XC3S500E

的Virtex -E

XCV400E

XCV405E

XCV600E

XCV400

XC2V1000

XC2V500

利用Xilinx FPGA AT18F系列配置的兼容性

赛灵思

XC2V40

ATMEL

的Virtex -II Pro的

赛灵思

XC2VP4

AT18F010 / 002 / 040 / 080 [初步]

3672A–CNFG–1/08

AT18F010 / 002 / 040 / 080 [初步]

5.编程

AT18Fxx设备在系统可编程（ ISP）采用4针JTAG协议的设备。

该功能消除了通常所需的编程，便于包装处理

快速的设计迭代和现场的变化。

爱特梅尔提供的ISP的硬件和软件，以允许AT18Fxx的编程通过PC 。

ISP是通过使用下载电缆或类似的电路板测试仪或简单的执行

微处理器接口。

要允许ISP编程支持的自动测试设备（ ATE ）供应商，串行

矢量格式（ SVF ）文件可以通过爱特梅尔JCPS软件来创建。转换到其他ATE

SVF旁仪格式也是可能

AT18Fxx设备也可以使用标准的第三方编程如BP编程

达泰/ O，高低等工厂预编程器件所要求的客户，也可用

可以肯定订货量。

请联系您当地的代表爱特梅尔Atmel公司或PLD应用程序的详细信息。

5.1

JTAG -BST概述

JTAG边界扫描测试是由测试访问端口（ TAP）控制器的控制

AT18F系列。边界扫描技术涉及包含一个移位寄存器级（ CON-的

tained在一个边界扫描单元）相邻的部件，使得在分量信号

边界可以被控制，并使用扫描测试原理观察。每个输入引脚和I / O

引脚有它自己的边界扫描单元（BSC），以支持边界扫描测试。该

AT18Fxx系列目前不包括测试复位（ TRST ）输入引脚，因为TAP CON-

控制器会自动复位在上电时。支持六JTAG BST模式包括：

SAMPLE / PRELOAD ， EXTEST ， BYPASS和IDCODE 。 BST的AT18Fxx系列imple-

用在描述JTAG边界扫描描述语言（ BSDL ） mented

规范（ IEEE标准1149.1 ）。任何支持BSDL格式的第三方工具可以

用于在AT18Fxx系列执行的BST 。

该AT18F系列采用4个JTAG标准的I / O引脚在系统编程（ ISP ）。该

AT18F系列是可编程的，通过使用编程算法的COM 4个JTAG管脚

兼容符合IEEE的JTAG标准1532编程，通过使用可选择的执行

电压等级从JTAG ISP接口编程信号。

5.2

JTAG边界扫描单元（ BSC ）测试

该AT18F系列具有的I / O包含边界扫描单元（BSC），以便支持bound-

如由IEEE标准1149.1详细描述进制扫描测试。输入捕捉寄存器

链从TDI引脚送入同时输出定向到TDO引脚。捕获寄存器

用于捕获有源设备的数据信号，向移动设备中的数据的和出并加载数据

到更新寄存器。在内部通过JTAG TAP控制器产生的控制信号。

3672A–CNFG–1/08