特点
EE可编程65,536 X 1 ， 131,072 X 1和262,144 ×1位的串行存储器
用来存储配置方案，现场可编程门
阵列（FPGA）
在系统可编程（ ISP ）通过2线总线
简单的界面， SRAM的FPGA
兼容Atmel公司AT6000 ， AT40K和AT94K器件， Altera的FLEX
， APEX
设备，朗讯ORCA
的FPGA ，赛灵思XC3000
， XC4000
， XC5200
，斯巴达
,
VIRTEX
FPGA中，摩托罗拉MPA1000的FPGA
级联读回以支持额外配置或者高密度阵列
低功耗CMOS EEPROM工艺
可编程复位极性
提供6 ×6mm的×1毫米8引脚LAP （与8引脚SOIC / VOIC引脚兼容
包） ， 8引脚PDIP ， 8引脚SOIC和20引脚PLCC封装（引脚兼容
整个产品系列）
Atmel的AT24CXXX串行EEPROM仿真
可在3.3V ± 10 ％， LV和5V ± 5 ％C版本
低功耗待机模式
FPGA
CON组fi guration
EEPROM
内存
64千位， 128千比特
和256千比特
描述
在AT17C65 / 128/ 256和AT17LV65 / 128/ 256（低密度AT17系列）的FPGA
配置的EEPROM （配置器）提供一个易于使用，成本效益config-
uration内存为现场可编程门阵列。低密度AT17系列是
打包在8引脚一圈， 8引脚PDIP ， 8引脚SOIC和流行的20引脚
PLCC 。该AT17系列采用了简单的串行访问过程来配置一个或
更多的FPGA器件。用户可以通过编程选择复位功能的极性
明4字节的EEPROM 。这些器件还支持写保护机制
在它的编程模式。
在AT17系列配置器可与工业标准编程编程
聚体， Atmel的ATDH2200E编程工具包或Atmel的ATDH2225 ISP电缆。
AT17C65
AT17LV65
AT17C128
AT17LV128
AT17C256
AT17LV256
牧师1636E - 配置 - 3月2日
1
AT17C/LV65/128/256
框图
电源
RESET
设备描述
该配置EEPROM的控制信号（ CE ， RESET / OE和CCLK ）接口
直接面对与FPGA器件的控制信号。所有的FPGA器件可以控制
整个配置过程和检索配置EEPROM数据，而不
需要外部智能控制器。
配置EEPROM RESET / OE和CE引脚控制的三态缓冲器
数据输出引脚，使地址计数器。当RESET / OE为高时，
配置EEPROM重置其地址计数器和三态其DATA引脚。行政长官
销还控制AT17系列配置的输出。如果CE是后举行高
RESET / OE复位脉冲，计数器被禁止，数据输出引脚为三态。
当OE随后被驱动为低电平，计数器和数据输出引脚是
启用。当RESET / OE再次变高时，地址计数器复位，
数据输出引脚为三态，无论CE的状态。
当配置赶出所有的数据和CEO为低电平时，器件
三态DATA引脚，以避免争用其他配置器。上电时，该
地址计数器会自动复位。
这是默认设置为设备。因为几乎所有的FPGA使用RESET和低
OE高，本文将介绍RESET / OE 。
3
1636E–CONF–03/02
-+
引脚说明
8
DIP /
LAP /
SOIC
针
1
2
3
20
PLCC
针
2
4
6
名字
数据
CLK
RESET / OE
I / O
I / O
I
I
描述
三态数据输出的配置。集电极开路双向引脚
编程。
时钟输入。用于增加用于读取内部地址和比特计数器和
编程。
输出使能（高电平有效）和RESET （低电平）时， SER_EN为高。一种低
在复位电平/ OE同时重置地址和位计数器。高水平（与CE低）
使数据输出驱动器。该输入的逻辑极性是可编程的或者
RESET / OE或RESET / OE 。对于大多数应用，复位应编程活性
低。本文档介绍了引脚RESET / OE 。
写保护（WP ）输入（当CE为低）编程只（ SER_EN低）时。
当WP为低，整个内存可写。当WP启用（高）时，
存储器的最低块不能被写入。
芯片使能输入（低电平有效） 。低水平（与OE高）允许DCLK递增
地址计数器和使能数据输出驱动器。高水平的CE禁用
这两个地址，位计数器和强制器件进入低功耗待机模式。
注意，该引脚会
不
启用/禁用设备的2线串行编程
模式（ SER_EN低） 。
接地引脚。 A 0.2 μF V的去耦电容
CC
并建议GND 。
WP
(1)
I
4
8
CE
I
5
6
10
14
GND
首席执行官
O
芯片使能输出（低电平有效） 。该输出变低时，地址计数器具有
达到其最大值。在AT17系列器件的菊花链之一的CEO销
设备必须连接到链中的下一个设备的CE输入。它会留低
只要CE为低和OE为高电平。然后，它会按照CE ，直到OE变低;此后，
CEO将维持在高位，直到整个EEPROM被再次读取。
设备的选择输入， A2 。这用于在启用（或选择）的设备
编程（即，当SER_EN是低） 。 A2有一个内部下拉电阻。
串行能必须在FPGA装车作业举办高。把SER_EN
低使2线串行编程模式。对于非ISP应用， SER_EN
应该连接到V
CC
.
+ 3.3V / + 5V电源引脚。
A2
7
17
SER_EN
I
I
8
注意：
20
V
CC
1.该引脚不适用于LAP的包。
4
AT17C/LV65/128/256
1636E–CONF–03/02
AT17C/LV65/128/256
FPGA串行大师
模式概述
任何基于SRAM的FPGA的I / O和逻辑功能由组态成立
化程序。程序被加载或者上电时自动地，或者在
命令，取决于FPGA的模式引脚的状态。在主控模式下， FPGA
自动加载来自外部存储器的配置方案。该AT17
串行EEPROM配置已被设计为与主兼容性
串行模式。
本文介绍了Atmel的AT40K ， AT40KAL和AT94KAL应用，
以及赛灵思的应用程序。
控制
CON组fi guration
FPGA器件和AT17串行EEPROM之间的连接最简单
和不言自明的。
在AT17系列配置器的数据输出驱动FPGA器件的DIN 。
主FPGA CCLK输出驱动AT17系列的CLK输入
配置器。
任何AT17系列配置的CEO输出驱动器旁边的CE输入
配置EEPROM中的级联链。
SER_EN必须连接到V
CC
（ ISP期间除外） 。
串行级联
CON组fi guration
EEPROM的
对于配置为菊花链多个FPGA ，或用于需要较大的配置的FPGA
定量的回忆，级联配置器提供了额外的内存。
后从所述第一设备配置的最后一个比特被读出，该时钟信号给配置
声称其CEO输出低，并禁止其数据线驱动器。第二个配置器
认识到它的CE输入低电平，并启用其数据输出。
配置完成后，所有的级联配置器的地址计数器
如果每个配置的RESET / OE是驱动为有效（低）水平复位。
如果地址计数器不被完成时复位，则复位/ OE输入
可将其置于无效（高）级。
AT17系列复位
极性
编程模式
所述AT17系列配置允许用户为任一复位极性编程
RESET / OE或RESET / OE 。此功能是支持行业标准的程序员
算法。
在编程模式中，通过使SER_EN低输入。在这种模式下，芯片可以
可通过2线串行总线编程。编程完成在V
CC
只供应。
在芯片内部产生编程超电压。该AT17C部件
读/写在5V标称。该AT17LV部分是读/写在3.3V标称。
该AT17C / LV65 / 256分之128进入CE时被置低功耗待机模式
高。在这种模式下，配置器的功耗小于75微安的电流在5.0V 。该
输出保持在高阻抗状态，而不管在OE输入的状态。
待机模式
5
1636E–CONF–03/02
QQ：2880707522 复制
