AS7C3513B
功能说明
该AS7C3513B是组织为32,768字× 16一种高性能的CMOS 524288位的静态随机存取存储器(SRAM)器件
位。它们设计用于快速数据存取,低功耗,以及简单的接口都需要的存储器应用。
平等地址访问和周期时间(T
AA
, t
RC
, t
WC
)的10/12/15/20 NS与输出使能访问时间(T
OE
)的5,6, 7,8毫微秒是理想的
高性能的应用。该芯片使能输入端CE允许轻松扩展内存与多个银行的内存系统。
当CE为高电平时,器件进入待机模式。如果输入切换仍,设备消耗我
SB
力。如果总线是静态的,则满
待机功耗达到(我
SB1
) 。该AS7C3513B保证不会超过根据标称满待机功耗18mW功率消耗
条件。
写周期是通过发出写使能(WE )来完成, (UB)和/或(LB )和芯片使能(CE ) 。输入引脚上的数据I / O0 - I / O7 ,
和/或I / O 8 - 的I / O15 ,被写在WE的上升沿(写周期1)或CE (写周期2)。为了防止总线冲突,外部设备
应驱动I / O引脚后,才输出已被禁用与输出使能( OE )和写使能( WE) 。
读周期是由断言输出使能( OE ) , ( UB )和( LB )和芯片使能( CE ) ,以写使能( WE)高的完成。该芯片
驱动器I / O管脚与由输入地址所引用的数据字。当任一芯片使能或输出使能无效,或写使能
活性,或(UB)和(LB) ,输出驱动器留在高阻抗模式。
该设备提供了多个中心的电源和接地引脚,以及独立的字节使能控制,使待写入的各个字节和
读取。的LB控制较低位, I / O0 - I / O7 ,和UB控制较高位,I / O 8 - 的I / O15 。
所有的芯片的输入和输出为TTL兼容。该AS7C3513B封装在通用的行业标准封装。
绝对最大额定值
参数
在V电压
CC
相对于GND
任何引脚相对于GND电压
功耗
存储温度(塑料)
环境温度与V
CC
应用的
DC电流转换成输出(低电平)
符号
V
t1
V
t2
P
D
T
英镑
T
BIAS
I
OUT
民
–0.50
–0.50
–
–65
–55
–
最大
+5.0
V
CC
+0.50
1.0
+150
+125
20
单位
V
V
W
o
C
o
C
mA
注:应力大于那些在上市
绝对最大额定值
可能对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以外的本规范的业务部门所标明的任何其他条件的tional操作不暗示。曝光
在绝对最大额定值条件下工作会影响其可靠性。
真值表
CE
H
L
L
L
L
L
L
L
L
WE
X
H
H
H
L
L
L
H
X
OE
X
L
L
L
X
X
X
H
X
LB
X
L
H
L
L
L
H
X
H
UB
X
H
L
L
L
H
L
X
H
I/O0–I/O7
高Z
D
OUT
高Z
D
OUT
D
IN
D
IN
高Z
高Z
I/O8–I/O15
高Z
高Z
D
OUT
D
OUT
D
IN
高Z
D
IN
高Z
模式
待机(我
SB
, I
SBI
)
读取I / O0 -I / O7 (我
CC
)
读取I / O8 -I / O15 (我
CC
)
读取I / O0 -I / O15 (我
CC
)
写I / O0 -I / O15 (我
CC
)
写I / O0 -I / O7 (我
CC
)
写I / O8 -I / O15 (我
CC
)
禁止输出(I
CC
)
关键:X =无关; L =低; H =高
3/24/04, v.1.2
半导体联盟
10 P. 2
AS7C3513B
读取波形2 ( CE , OE , UB , LB控制)
3,6,8,9
t
RC
地址
t
AA
OE
t
OE
t
OLZ
CE
t
ACE
t
LZ
LB , UB
t
BA
t
BLZ
数据输出
数据有效
t
BHZ
t
OHZ
t
HZ
t
OH
写周期(在整个工作范围内)
11
-10
-12
民
最大
民
-15
最大
民
-20
最大
单位
笔记
参数
写周期时间
芯片使能( CE)写结束
地址设置写到底
地址建立时间
把脉冲宽度
写恢复时间
从写结束地址保持
有效的数据写入结束
数据保持时间
写使能在高输出
Z
从输出的写端活跃
字节选择低写入结束
符号
民
最大
t
WC
t
CW
t
AW
t
AS
t
WP
t
WR
t
AH
t
DW
t
DH
t
WZ
t
OW
t
BW
10
8
8
0
7
0
0
5
0
–
1
7
–
–
–
–
–
–
–
–
–
5
–
–
12
9
9
0
8
0
0
6
0
–
1
8
–
–
–
–
–
–
–
–
–
6
–
–
15
10
10
0
9
0
0
8
0
–
1
9
–
–
–
–
–
–
–
–
–
7
–
–
20
12
12
0
12
0
0
10
0
–
2
9
–
–
–
–
–
–
–
–
–
8
–
–
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
5
4,5
4,5
3/24/04, v.1.2
半导体联盟
10第5页