AS4LC1M16E5
3V 1M × 16的CMOS DRAM（ EDO ）
特点
组织： 1,048,576字× 16位
高速
- 50/60 ns的RAS访问时间
- 20/25纳秒超页面周期时间
- 12/15 NS CAS访问时间
读 - 修改 - 写
TTL兼容，三态DQ
JEDEC标准封装，引脚排列
- 400万， 42引脚SOJ
- 400万，44个/ 50-引脚TSOP II
低功耗
- 活动： 500毫瓦最大（ -60 ）
- 待机： 3.6毫瓦最大， CMOS DQ
扩展数据输出
1024刷新周期， 16毫秒刷新间隔
- RAS-只或CAS先于RAS的刷新或自刷新
3V电源（ AS4LC1M16E5 ）
耐5V的I / O ; 5.5V最大V
IH
工业和商业温度可
管脚配置
SOJ
VCC
DQ1
DQ2
DQ3
DQ4
VCC
DQ5
DQ6
DQ7
DQ8
NC
NC
WE
RAS
NC
NC
A0
A1
A2
A3
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
V
SS
DQ16
DQ15
DQ14
DQ13
V
SS
DQ12
DQ11
DQ10
DQ9
NC
LCAS
UCAS
OE
A9
A8
A7
A6
A5
A4
V
SS
V
CC
DQ1
DQ2
DQ3
DQ4
V
CC
DQ5
DQ6
DQ7
DQ8
NC
引脚名称
TSOP II
1
2
3
4
5
6
7
8
9
10
11
50
49
48
47
46
45
44
43
42
41
40
V
SS
DQ16
DQ15
DQ14
DQ13
V
SS
DQ12
DQ11
DQ10
DQ9
NC
PIN码（ S）
A0到A9
RAS
DQ1到DQ16
OE
WE
UCAS
LCAS
V
CC
V
SS
描述
地址输入
行地址选通
输入/输出
OUTPUT ENABLE
写使能
列地址选通，高字节
列地址选通，低字节
动力
地
NC
NC
WE
RAS
NC
NC
A0
A1
A2
A3
V
CC
15
16
17
18
19
20
21
22
23
24
25
36
35
34
33
32
31
30
29
28
27
26
NC
LCAS
UCAS
OE
A9
A8
A7
A6
A5
A4
V
SS
选购指南
符号
最大的RAS访问时间
最大列地址访问时间
最大CAS访问时间
最大输出使能（ OE ）访问时间
最小的读或写周期时间
最小的超页模式周期时间
最大工作电流
最大的CMOS待机电流
阴影部分表示提前的信息。
-50
50
25
10
10
80
20
140
1.0
-60
60
30
12
12
100
25
120
1.0
单位
ns
ns
ns
ns
ns
ns
mA
mA
t
RAC
t
AA
t
CAC
t
OEA
t
RC
t
HPC
I
CC1
I
CC5
4/11/01; v.1.0
半导体联盟
半导体联盟
P.
1 22
版权所有联半导体公司。版权所有。
AS4LC1M16E5
功能说明
该AS4LC1M16E5是组织为1,048,576字× 16一款高性能的16兆位的CMOS动态随机存取存储器（ DRAM ）
位。该设备采用先进的CMOS技术，并导致高速创新的设计技术制造，功耗极低
并在组件和系统级宽的经营利润。联盟16Mb的DRAM的家族被用作主存储器的优化
个人和便携式个人电脑，工作站，以及多媒体和路由器交换的应用程序。
该AS4LC1M16E5功能，其中阅读和单一行中写入操作（或页面）可以在非常被执行超页模式操作
高速由行内切换列地址。行和列地址所使用的下落交替锁存到输入缓冲器
，边缘RAS和xCAS投入分别。另外， RAS是用来使列地址锁存器透明，使应用程序列
地址之前xCAS断言。该AS4LC1M16E5提供了双UCAS和LCAS的读取和写入访问独立字节控制。
扩展数据输出（EDO ） ，也被称为“超页模式下， ”允许高速操作。而相比之下， “快速页模式”设备，数据遗体
有源上xCAS后输出是解除断言高，给系统逻辑更多的时间来锁存数据。用OE和WE控制输出阻抗
并防止在总线争用读 - 修改 - 写和共享总线的应用程序。输出还要高阻抗的最后occurrance
RAS和xCAS变高。
刷新A0到A9的1024种地址组合必须进行使用，每16毫秒：
RAS只刷新： RAS断言，而xCAS保持高电平。每1024行，必须选通。输出保持高阻抗。
隐藏刷新： xCAS为低，而RAS被触发。输出保持低阻抗与以前的有效数据。
CAS先于RAS的刷新（ CBR ） ：至少有一个xCAS先于RAS断言。刷新地址由内部产生。
输出高阻抗（ OE和WE都不在乎） 。
正常读取或写入周期刷新被访问的行。
自刷新周期
该AS4LC1M16E5是在标准的42针塑料SOJ可用和44 / 50-脚TSOP II封装。该AS4LC1M16E5设备
工作于3V ± 0.3V的单电源供电，并提供TTL兼容的输入和输出。
逻辑框图
刷新
调节器
V
CC
GND
RAS时钟
发电机
列解码器
SENSE AMP
数据
DQ
缓冲器
DQ1到DQ16
RAS
UCAS
LCAS
CAS时钟
发电机
WE
WE时钟
发电机
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
地址缓冲器
OE
行解码器
1024 × 1024 × 16
ARRAY
(16,777,216)
衬底偏压
发电机
推荐工作条件
参数
电源电压
输入电压
工作环境温度
符号
V
CC
GND
V
IH
V
IL
广告
产业
T
A
民
3.0
0.0
2.0
–0.5
0
-40
公称
3.3
0.0
–
–
–
–
最大
3.6
0.0
5.5
0.8
70
85
单位
V
V
V
V
°C
V
IL
分-3.0V为脉冲宽度小于5纳秒。
推荐的操作条件下适用于整个本文件，除非另有规定。
4/11/01
半导体联盟
2
AS4LC1M16E5
DC电气特性
-50
参数
输入leakag
权证
光凭目前
输出漏电流
工作电源
电源电流
TTL待机功耗
电源电流
平均供电
目前， RAS刷新
模式或CBR
EDO页面模式平均
电源电流
CMOS备用电源
电源电流
输出电压
CAS前RAS刷新
当前
符号
I
IL
I
OL
I
CC1
I
CC2
I
CC3
I
CC4
I
CC5
V
OH
V
OL
I
CC6
测试条件
0V
≤
V
in
≤
V
CC
（最大）
被测= 0V引脚不
D
OUT
残疾人， 0V
≤
V
OUT
≤
V
CC
（最大）
RAS ， UCAS ， LCAS ，地址骑自行车;
t
RC
=分钟
RAS = = UCAS LCAS
≥
V
IH
,
所有其他输入在V
IH
或V
IL
RAS骑自行车， UCAS = LCAS
≥
V
IH
,
t
RC
= RAS后XCAS低低分钟。
RAS = V
IL
， UCAS或LCAS ，
针对循环：吨
HPC
=分钟
RAS = UCAS LCAS = = V
CC
- 0.2V,
F=0
I
OUT
= -5.0毫安
I
OUT
= 4.2毫安
RAS ， UCAS或LCAS骑自行车，T
RC
=分钟
RAS = = UCAS LCAS
≤
0.2V,
WE = OE
≥
V
CC
- 0.2V,
所有其他输入在0.2V或
V
CC
- 0.2V
民
-2
-2
–
–
最大
+2
+2
140
2.0
民
-2
-2
–
–
-60
最大
+2
+2
130
2.0
单位
A
A
笔记
mA
mA
4,5
–
80
–
70
mA
4
–
–
2.4
–
–
85
1
–
0.4
80
–
–
2.4
–
–
75
1
–
0.4
70
mA
mA
V
V
mA
4, 5
自刷新电流
I
CC7
–
0.5
–
0.5
mA
阴影部分表示提前的信息。
4/11/01
半导体联盟
4
QQ：2881677436 复制
