a
特点
16位Σ-Δ型ADC
64过采样率
高达220 kSPS的输出率
低通，线性相位数字滤波器
本来单调
片内2.5 V基准电压源
单电源+ 5V
高速并行或串行接口
16位， 195 kSPS时
CMOS ， Σ-Δ ADC
AD7722
功能框图
DGND DV
DD
AGND AV
DD
REF1
AD7722
2.5V
参考
REF2
输入电压（+）
Vin的（ - ）
16位A / D转换器
Σ
调制器
FIR
滤波器
P / S
CAL
RESET
SYNC
CS
DVAL / RD
CFMT / DRDY
DB0
DB1
DB2
控制
逻辑
时钟
电路
XTAL
CLKIN
UNI
DB15
DB14
DB13
DB12
DB11
DB10
DB9/FSO
概述
该AD7722是一款完整的低功耗， 16位Σ-Δ
ADC。该器件工作于+ 5V供电，可一
差分输入电压范围为0 V至+2.5 V或
±
1.25 V
围绕一个共模偏置。该AD7722提供
16位的性能，输入带宽高达90.625千赫。
该器件提供的数据为195.3 kHz的输出字速率。
模拟输入由模拟调制连续采样
器省去了外部的采样和保持电路。
调制器的输出是由两个有限脉冲处理
响应（FIR）串联的数字滤波器。片上的过滤
降低外部抗混叠要求，第一顺序，
大多数情况下。群延迟的过滤器是215.5
s,
而
稳定时间的步骤输入是431
s.
采样速率，滤波器
拐角频率，并且输出字速率由外部设定
时钟的标称12.5MHz的。
使用单位DAC的调制器，保证优异的
线性和直流精度。端点精度确保了导通
片内校准。这个校准程序最小化零
规模和满量程误差。
DB3/
TSI
DB4 / DB5 / DB6 / DB7 / DB 8 /
美国能源部SFMT FSI SCO SDO
转换的数据通过一个设置在所述输出寄存器
灵活的串行端口或并行端口。这提供了3线，高
速接口到数字信号处理器。串行接口
工作在一个内部时钟（主）模式，由此
内部串行数据时钟和帧脉冲是设备输出。
此外， 2 AD7722s可以与串行配置
数据输出端连接到一起。每个转换器交替
在共享的串行数据线发送它的转换数据。
该器件提供精确的片上2.5 V基准电压源。一
参考输入/输出功能，以允许任
内部基准或外部系统参照用作
参考源的一部分。
在AD7722可在一个44引脚PQFP封装，
工作在工业温度范围从-40 ° C到
+85°C.
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
万维网网站： http://www.analog.com
传真： 617 / 326-8703
ADI公司， 1996年
（ AV =
=
DV
5％ ; AGND = AGND1
AD7722–SPECIFICATIONS
kSPS时; REF2AV = + 2.5 + 5 VT = 5 ％ ;以T = ; + 5V另有说明） = DGND = 0 V ;
UNI
=逻辑低或高; F
= 12.5兆赫; F = 195.3
V;
T
除非
DD
DD1
DD
CLKLIN
S
A
民
最大
1
参数
动态规范
2
双极模式，
UNI
= V
INH
信号（噪声+失真）
3
总谐波失真
3
无杂散动态范围
单极性模式，
UNI
= V
INL
信号（噪声+失真）
3
总谐波失真
3
无杂散动态范围
互调失真
AC CMRR
数字滤波器响应
通带纹波
截止频率
阻带衰减
模拟输入
满量程输入范围
双极性模式
单极性模式
绝对输入电压
输入采样电容
输入采样率
差分输入阻抗
时钟
CLKIN马克空间比
参考
REF1输出电压
REF1输出电压漂移
REF1输出阻抗
基准缓冲器
失调电压
使用内部参考
REF2输出电压
REF2输出电压漂移
使用外部参考
REF2输入阻抗
外部参考电压范围
静态性能
决议
微分非线性
积分非线性
校准后
偏移误差
4
增益误差
4, 5
无需校准
偏移误差
增益误差
5
失调误差漂移
增益误差漂移
测试条件/评论
V
CM
= 2.5 V, V
IN
(+) = V
IN
（ - ） = 1.25 V峰峰值
或者，V
IN
(–) =1.25 V, V
IN
（+） = 02.5
输入带宽0 kHz至90.625千赫
输入带宽0千赫， 100千赫，女
CLKIN
= 14 MHz的
输入带宽0 kHz至90.625千赫
输入带宽0千赫， 100千赫，女
CLKIN
= 14 MHz的
输入带宽0 kHz至90.625千赫
输入带宽0千赫， 100千赫，女
CLKIN
= 14 MHz的
V
IN
(–) = 0 V, V
IN
（+） = 02.5
输入带宽0 kHz至90.625千赫
输入带宽0千赫， 97.65千赫
输入带宽0千赫， 97.65千赫
V
IN
(+) = V
IN
（ - ） = 2.5 V峰峰值
V
CM
= 1.25 V至3.75 V， 20千赫
0 kHz至90.625千赫
民
A版
典型值
最大
单位
86/84.5
84.5/83
90
–90/–88
–88/–86
–90
–88
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
84.5/83
88
–89/–87
–90
–93
96
±
0.005
96.92
104.6875 kHz至12.395兆赫
V
IN
(+)–V
IN
(–)
UNI
= V
INH
UNI
= V
INL
V
IN
（+）和V
IN
(–)
通过设计保证
90
dB
千赫
dB
–V
REF2
/2
0
0
2
2
×
f
CLKIN
1/8E-09
×
f
CLKIN
45
2.32
2.47
60
3
+V
REF2
/2
V
REF2
AV
DD
V
V
V
pF
Hz
k
%
V
PPM /°C的
k
mV
V
PPM /°C的
k
V
位
最低位
最低位
mV
％ FSR
mV
％ FSR
LSB /°C的
LSB /°C的
LSB /°C的
55
2.62
REF1和REF2之间的偏移
2.32
2.47
60
±
12
2.62
REF1 = AGND
适用于REF1和REF2
2.32
16
1/16E-09
×
f
CLKIN
2.5
2.62
保证单调性
±
0.5
±
2
±
1
±
3
±
0.6
±
6
±
0.6
±
1
REF2是一个理想的参考， REF1 = AGND
单极性模式
双极性模式
±
1
±
0.5
–2–
第0版
AD7722
参数
逻辑输入（不包括CLKIN ）
V
INH
，输入高电压
V
INL
，输入低电压
时钟输入（ CLKIN ）
V
INH
，输入高电压
V
INL
，输入低电压
所有逻辑输入
I
IN
，输入电流
C
IN
，输入电容
逻辑输出
V
OH
，输出电压高
V
OL
，输出低电压
电源
AV
DD
， AV
DD1
DV
DD
I
DD
耗电量
V
IN
= 0 V至DV
DD
测试条件/评论
民
2.0
0.8
4.0
0.4
±
10
10
4.0
0.4
4.75
4.75
共有来自AV
DD
和DV
DD
5.25
5.25
75
375
A版
典型值
最大
单位
V
V
V
V
A
pF
V
V
V
V
mA
mW
|I
OUT
| = 200
A
|I
OUT
| = 1.6毫安
笔记
1
工作温度范围如下： A版本; -40
°C
至+ 85°C 。
2
测量带宽= 0.5
×
F
S
;输入电平= -0.05分贝。
3
T
A
= + 25 ° C至+ 85°C / T
A
= T
民
给T
最大
.
4
在感兴趣的温度校准后适用。
5
增益误差不包括引用错误。该ADC增益校准w.r.t.在REF2引脚上的电压。
特定网络阳离子如有更改，恕不另行通知。
绝对最大额定值*
(T
A
= + 25 ° C除非另有说明）
订购指南
DV
DD
到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至7 V
AV
DD
， AV
DD1
到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至7 V
AV
DD
， AV
DD1
到DVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -1 V至+1 V
AGND ， AGND1至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+0.3 V
数字输入到DGND 。 。 。 。 。 。 。 。 。 。 -0.3 V到DV
DD
+ 0.3 V
数字输出至DGND 。 。 。 。 。 。 。 。 。 -0.3 V到DV
DD
+ 0.3 V
V
IN
(+), V
IN
（ - ）至AGND 。 。 。 。 。 。 。 。 。 。 -0.3 V至AV
DD
+ 0.3 V
REF1至AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至AV
DD
+ 0.3 V
给定2至AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至AV
DD
+ 0.3 V
DGND ， AGND1 ， AGND2 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
0.3 V
工作温度范围。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 150°C
θ
JA
热阻抗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 95 ° C / W
焊接温度，焊接
气相（60秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 215℃
红外（ 15秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 220℃
*条件超过上述“绝对最大额定值”，可能会导致
永久损坏设备。这是一个额定值只和功能
该设备在这些或以上的任何其它条件的操作指示的
本规范的操作部分是不是暗示。暴露在绝对
最大额定值条件下工作会影响器件的可靠性。
模型
AD7722AS
温度
-40 ° C至+ 85°C
包
包
44引脚PQFP S- 44
I
OL
1.6mA
TO
产量
针
+1.6V
C
L
50pF
I
OH
200A
图1.负载电路的时序规范
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD7722具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
第0版
–3–
AD7722
时序特定网络阳离子
CLKIN频率
CLKIN周期（T
CLK
= 1/f
CLK
)
CLKIN低电平脉宽
CLKIN高脉冲宽度
CLKIN上升时间
CLKIN下降时间
FSI低电平时间
FSI建立时间
FSI保持时间
CLKIN到SCO延迟
SCO期
1
SCO过渡到FSO高延迟
SCO过渡到FSO低延迟
SCO过渡到SDO有效延迟
从FSI SCO转型
2
SDO启用延迟时间
SDO禁用延迟时间
DRDY
高时间
转换时间
1
DRDY
to
CS
建立时间
CS
to
RD
建立时间
RD
脉冲宽度
数据访问时间后，
RD
下降沿
3
总线释放时间后，
RD
上升沿
CS
to
RD
保持时间
RD
to
DRDY
高时间
SYNC / RESET输入脉冲宽度
从SYNC / RESET DVAL低延迟
SYNC /复位低电平时间之前CLKIN上升
DRDY
SYNC后高延迟/ RESET低
DRDY
SYNC后，低延迟/ RESET低
1
DVAL高延迟SYNC后， / RESET低
1
CAL建立时间
CAL脉冲宽度
从CAL高延迟校准
单极性输入校准时间， （ UNI = “ 0 ” ）
1
双极性输入校准时间， （ UNI = “ 1 ” ）
1
转换结果有效， （ UNI = “ 0 ” ）
1
转换结果有效， （ UNI = “ 1 ” ）
1
（ AV
DD
= + 5V 5 ％ ， DV
DD
= + 5V 5 ％ ， AGND = DGND = 0 V ，C
L
= 50 pF的，T
A
= T
民
给T
最大
,
f
CLKIN
= 12.5兆赫， SFMT =逻辑低或高， CFMT =逻辑低或高）
符号
f
CLK
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
t
31
t
34
t
35
t
36
t
37
t
37
t
38
t
38
2
64
0
0
t
CLK
+ 20
t
CLK
+ 40
t
CLK
+ 40
0
1
10
40
10
50
(8192 + 64)
8192
10
1
2
64
(3
×
8192 + 2
×
512)
(4
×
8192 + 3
×
512)
(3
×
8192 + 2
×
512 + 64)
(4
×
8192 + 3
×
512 + 64)
民
0.3
0.067
0.45
×
t
1
0.45
×
t
1
5
5
2
20
20
2
4
4
3
30
10
10
10
8
2.5
45
30
典型值
12.5
0.08
最大
15
3.33
0.55
×
t
1
0.55
×
t
1
单位
兆赫
s
ns
ns
t
CLK
ns
ns
ns
t
CLK
ns
ns
ns
t
CLK
ns
ns
t
CLK
t
CLK
ns
ns
ns
ns
ns
ns
t
CLK
ns
ns
ns
ns
t
CLK
t
CLK
ns
t
CLK
t
CLK
t
CLK
t
CLK
t
CLK
t
CLK
40
笔记
1
通过设计保证。
2
帧同步启动对CLKIN下降的边缘。
3
同
RD
同步到CLKIN吨
22
也可以减少多达1吨
CLK
.
–4–
第0版
AD7722
64 CKLIN旋回
CLKIN
上海合作组织
（ CFMT = 0）
32 SCO周期
FSO
（ SFMT = 0）
上海合作组织
有效数据16 SCO单车
零为去年16 SCO周期
有效
图2a。通用串行模式时序（ FSI =逻辑低或高， TSI = DOE）
64 CKLIN旋回
CLKIN
上海合作组织
（ CFMT = 0）
32 SCO周期
FSO
（ SFMT = 1）
低16 SCO单车
高为去年16 SCO单车
上海合作组织
有效数据16 SCO单车
零为去年16 SCO周期
有效
图2b 。通用串行模式时序（ FSI =逻辑低或高， TSI = DOE）
t
5
CLKIN
2.3V
0.8V
t
4
t
3
t
2
t
1
t
6
FSI
t
8
t
9
上海合作组织
t
7
t
9
t
10
图3.串行模式时序的时钟输入，帧同步输入和串行时钟输出
CLKIN
t
1
FSI
t
10
上海合作组织
t
11
SFMT =逻辑
LOW(0)
FSO
t
12
t
14
SDO
D15
D14
D13
D1
D0
t
13
上海合作组织
t
12
SFMT =逻辑
HIGH(1)
FSO
低
D15–D0
t
11
t
13
SDO
D15
D14
D13
D1
D0
图4.串行模式时序的帧同步输入，帧同步输出，串行时钟输出
和串行数据输出（ CFMT =逻辑低， TSI = DOE）
第0版
–5–
QQ：2881677436 复制
