【BLACKFIN嵌入式处理器ADSP-BF538/ADSP-BF538F特点高达533 MHz的高性】,IC型号ADSP-BF538BBCZ-5A,ADSP-BF538BBCZ-5A PDF资料,ADSP-BF538BBCZ-5A经销商,ic,电子元器件-51电子网

BLACKFIN

嵌入式处理器

ADSP-BF538/ADSP-BF538F

特点

高达533 MHz的高性能的Blackfin处理器

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和轻松的教学模式

编程和编译器友好的支持

先进的调试，跟踪和性能监控

0.85 V至1.25 V核心V

带有片上电压调节

2.5 V至3.3 V的I / O V

高达3.3 V容限I / O与特定的可承受5V电压的引脚

316球无铅CSP_BGA封装

内存管理单元提供的内存保护

与无缝支持外部存储器控制器

对于SDRAM ， SRAM ，Flash和ROM

从SPI和外部软启动内存选项

内存

外设

并行外设接口（ PPI ），支持ITU -R 656视频

数据格式

4个双通道，全双工同步串行端口，

支持16个立体声我

s通道

2 DMA控制器支持26外设的DMA

4内存到内存的DMA

控制器区域网络（ CAN） 2.0B控制器

3个SPI兼容端口

3个32位定时器/计数器，支持PWM功能

3个UART与IrDA支持

与I兼容2 TWI控制器

3C产业标准

多达54个通用I / O引脚（ GPIO ）

实时时钟，看门狗定时器，以及32位内核定时器

片上PLL可在0.5 64倍频

调试/ JTAG接口

内存

148K字节的片上存储器：

指令SRAM /缓存16K字节

64K字节的指令SRAM的

32K字节的数据SRAM

数据SRAM /高速缓存为32K字节

暂存SRAM的4K字节

512K 16位或256K 16位FLASH存储器

（ ADSP - BF538F ONLY）

V OLT千兆以太网 GU LA T或

JTA克叔ES T A N D é M ü LA TIO N

PE IP é R A L A C C （E S） S B美

TW I0-1

A N 2.0B

GP IO

PO RT

Dm的

0：N TR OL LE R1

DMA访问BUS 1

在TE R R ü P吨

C ON牛逼 OLL ER

外设接入总线

W A T C HD OG

TIM ê

我PP

摹PIO

S·P I1-2

在圣 UC TION

M EM R

数据

M EM存储空

Dm的

C ON牛逼 OL LER 0

DMA存取总线0

GP IO

P或T

TIM ER 0-2

SP I0

U A RT0

SP ORT 0-1

ü A R T1-2

Dm的CO RE

公交车1

GP IO

P或T

S·P ORT2-3

Dm的

E X TE R N A L

公交车1

MA核心BUS 0

DMA

外

总线0

摹PIO

P或T

E X TE R N AL P或T

佛罗里达州一个SH ，S ，D R A M C ON牛逼 OL

512kB的或1M B

FLA SH M E M ORY

（A DS P -B F538F唯一一句）

BOO牛逼ROM

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

REV 。一

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2008

ADSP-BF538/ADSP-BF538F

概述................................................ 3

低功耗架构......................................... 3

................................................系统集成3

ADSP - BF538 / ADSP- BF538F处理器外设....... 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 5

DMA控制器................................................ 9 ..

实时时钟.............................................. ..... 9

看门狗定时器................................................ 10

定时器................................................. ............ 10

串行端口（SPORT ） .......................................... 10

串行外设接口（ SPI ）端口...................... 10

2线接口.............................................. ... 11

UART端口................................................ ...... 11

通用端口......................................... 11

并行外设接口................................... 12

控制器区域网络（CAN ）接口................ 13

动态电源管理................................ 13

电压调节.............................................. 14

引导模式................................................ ... 16

指令集的说明................................... 16

开发工具............................................. 17

设计一个仿真器兼容的处理器板... 18

引脚说明................................................ .... 19

规格................................................. ....... 23

工作条件.......................................... 23

电气特性....................................... 24

绝对最大额定值................................... 25

包装信息............................................ 25

ESD敏感度................................................ ... 25

时序规格........................................... 26

时钟和复位时序..................................... 27

异步存储器读周期时序............ 28

异步存储器写周期时序........... 30

SDRAM接口时序.................................. 32

外部端口总线请求和许可周期时序.. 33

并行外设接口时序...................... 35

串行端口时序............................................ 38

串行外设接口端口 - 主时序..... 41

串行外设接口端口，从时序....... 42

通用端口时序............................. 43

定时器周期时序.......................................... 44

JTAG测试和仿真端口时序................. 45

输出驱动电流......................................... 46

功耗............................................... 48

测试条件................................................ .. 48

热特性........................................ 51

316球CSP_BGA球分配.......................... 52

外形尺寸................................................ 55

表面贴装设计.......................................... 56

订购指南................................................ ..... 56

修订历史

1月8日 - 修订版。 0到版本A

config-当识别引脚CANRX和PC4为5 V容限

为输入和漏极开路时，配置为

输出。

版本A |

第2页56 |

2008年1月

ADSP-BF538/ADSP-BF538F

概述

在ADSP - BF538 / ADSP- BF538F处理器的成员

Blackfin处理器

系列产品，结合了模拟

Devices，Inc.公司/英特尔微信号架构（ MSA ）。 Blackfin处理器

处理器整合双MAC国家的最先进的信号处理

荷兰国际集团发动机，清洁，正交的优点类似RISC

微处理器的指令集，以及单指令，多

PLE数据（SIMD ）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF538 / ADSP- BF538F处理器是完全

代码与其他Blackfin处理器兼容，只有不同

相对于性能，外设和片上存储器。

具体表现为，外设和内存配置

示于

表1中。

表1.处理器特性

特征

SPORT有

个UART

SPI

TWI

PPI

可以

指令SRAM

数据SRAM /高速缓存

数据SRAM

暂存器

FL灰

最高速度等级

ADSP-

BF538

64K字节

32K字节

4K字节

ADSP-

BF538F4

16K字节

64K字节

32K字节

4K字节

16-

ADSP-

BF538F8

16K字节

64K字节

32K字节

4K字节

512K

位

16-

系统集成

在ADSP - BF538 / ADSP- BF538F处理器是高度英特

磨碎的系统级单芯片解决方案，为下一代

消费者和工业应用，包括音频和视频

信号处理。结合先进的内存配置

系统蒸发散，如片上闪存，行业标准

接口，以及一个高性能的信号处理核心，成本

有效的解决方案，可快速地开发，而不需要

昂贵的外部元件。系统外设包括

3个UART端口，三个SPI接口，4个串行端口（SPORT ），

1 CAN接口，两个2线接口（ TWI ），四中普通

通用定时器（ 3具有PWM功能），一个实时时钟，一个

看门狗定时器，一个并行外设接口（ PPI ），和性别

ERAL通用I / O引脚。

ADSP - BF538 / ADSP- BF538F处理器

外设

在ADSP - BF538 / ADSP- BF538F处理器包含了一组丰富

通过几个高带宽连接到芯的外围设备的

公交车，在提供系统配置的灵活性以及

极好的性能（见框图

第1页）。

通用的外围设备包括功能

如UART，定时器， PWM（脉冲宽度调制）

和脉冲测量功能，通用I / O引脚，一个

实时时钟和看门狗定时器。这组函数卫星 -

isfies各种典型系统支持的需求，是

通过该装置的系统的扩展能力得到增强。在

除了这些通用的外围设备，所述处理器

包含高速串行和并行端口，用于连接到一

各种音频，视频，和调制解调器编解码器的功能。一个CAN

是为汽车和工业CON- 2.0B控制器

控制网络。中断控制器管理从中断

片上外设或外部来源。电源MAN-

理控制功能量身定制的性能和功耗

处理器和系统的特性的许多应用

情景。

所有外设，除了通用的I / O ，CAN，

TWI ，实时时钟和计时器，通过柔性支承

DMA结构。还有四个独立的存储器DMA

专用于数据传输处理器之间的通道

不同的存储空间，包括外部SDRAM和异步

异步的存储器中。在长达运行多个片上总线

133兆赫提供足够的带宽，以使处理器核心

与活动上的所有芯片上的和外部的运行

外设。

在ADSP - BF538 / ADSP- BF538F处理器包括一个片上

支持处理器的动态功耗的稳压器

管理能力。所述电压调节器提供了一系列

从单一的2.25到3.6 V输入核心电压电平。该

电压调节器可根据需要进行旁路。

指令SRAM /高速缓存16K字节

不

256K

适用的位

533兆赫

1066

MMAC翻了一番

BC-316

533兆赫

1066

MMAC翻了一番

BC-316

533兆赫

1066

MMAC翻了一番

BC-316

封装选项

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

低功耗架构

Blackfin处理器提供世界级的电源管理和

性能。他们用的是低功耗和低设计

电压的方法和功能的动态电源管理，

这是通过改变工作电压和频率的能力

操作显著降低整体功耗。

改变电压和频率可导致大量

降低功耗，只有变化的比较

操作的次数。这意味着更长的电池

寿命和更低的热耗散。

版本A |

第3页56 |

2008年1月

ADSP-BF538/ADSP-BF538F

Blackfin处理器内核

如图

图2中第4页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务，

16位和8位截断加， 8位平均操作，

和8位的减法/绝对值/累加（SAA）的操作。

比较/选择和矢量搜索指令，也

提供的。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。四核16位操作

是可能使用第二个ALU 。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持过零

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元

DA1

DA0

DAG1

DAG0

为了记忆

RAB

PREG

LD1

LD0

ASTAT

SEQUENCER

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

解码

对齐

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

版本A |

第4页56 |

2008年1月

ADSP-BF538/ADSP-BF538F

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

为0xFFFF FFFF

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM （ 4K字节）

0xFFA1 4000

指令SRAM /高速缓存（ 16K字节）

0xFFA1 0000

指令SRAM （ 64K字节）

0xFFA0 0000

0xFF90 8000

资料库B SRAM /高速缓存（ 16K字节）

0xFF90 4000

数据库B的SRAM （ 16K字节）

0xFF90 0000

0xFF80 8000

数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

数据银行SRAM （ 16K字节）

0xFF80 0000

0xEF00 0000

0x2040 0000

异步存储器BANK 3 （ 1M字节）或

片上闪存（ ADSP - BF538F ONLY）

0x2030 0000

0x2020 0000

异步存储器BANK 2 （ 1M字节）或

片上闪存（ ADSP - BF538F ONLY）

异步存储器BANK 1 （ 1M字节）或

片上闪存（ ADSP - BF538F ONLY）

0x2010 0000

0x2000 0000

0x0800 0000

SDRAM内存（ 16M BYTE TO 512M BYTE ）

0x0000 0000

异步存储器BANK 0 （ 1M字节）或

对片内FLASH （ ADSP - BF538F ONLY）

外部存储器映射

内部存储器映射

0xFFB0 0000

图3. ADSP - BF538 / ADSP - BF538F内部/外部存储器映射

该存储器的DMA控制器提供高带宽数据

运动能力。他们可以执行的代码块传输

或内部存储器和外部之间的数据

存储空间。

内部（片）内存

在ADSP - BF538 / ADSP- BF538F处理器有三个街区

片上存储器提供高带宽接入

的核心。

第一是L1指令存储器，由80K字节

其中的SRAM ， 16K字节可配置为一个四通设定

联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的两个银行。每个存储器组

是可配置的，同时提供两路组相联高速缓存和

SRAM功能。此内存块满亲访问

处理器速度。

第三个内存块是4K字节暂存器SRAM ，其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

内存架构

在ADSP - BF538 / ADSP- BF538F处理器查看内存的

单个统一4G字节的地址空间，使用32位地址。所有

资源，包括内部存储器，外部存储器，并

I / O控制寄存器，占据这个共同的单独部分

地址空间。此地址空间的各部分存储器

布置在一个层次结构，以提供一个良好的成本/ per-

片上的一些非常快速，低延迟formance平衡

存储器作为高速缓存或SRAM ，和更大，成本更低和perfor-

曼斯片外存储器的系统。看

网络连接gure 3 。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达516M字节

物理内存。

版本A |

第5页56 |

2008年1月

BLACKFIN

嵌入式处理器

ADSP-BF538/ADSP-BF538F

特点

高达533 MHz的高性能的Blackfin处理器

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

为便于编程的RISC式寄存器和指令模型

明和编译器的友好支持

先进的调试，跟踪和性能监控

0.85 V至1.25 V核心V

带有片上电压调节

2.5 V至3.3 V的I / O V

高达3.3 V容限I / O与特定的可承受5V电压的引脚

316球无铅微型BGA封装

与无缝支持外部存储器控制器

对于SDRAM ， SRAM ，Flash和ROM

从SPI灵活的存储器引导选项

和外部

内存

外设

并行外设接口（ PPI ），支持ITU -R 656视频

数据格式

四双通道，全双工同步串行端口，

支持16个立体声我

频道

两个DMA控制器支持26外设的DMA

四个内存到内存的DMA

控制器区域网络（ CAN） 2.0B控制器

三个SPI兼容端口，

3个32位定时器/计数器，支持PWM功能

三个UART接口，支持IrDA

我用两个兼容的TWI控制器

行业标准

多达54个通用I / O引脚（ GPIO ）

实时时钟，看门狗定时器，以及32位内核定时器

片上PLL可在0.5 64倍频

调试/ JTAG接口

内存

148K字节的片上存储器：

指令SRAM /缓存16K字节

64K字节的指令SRAM的

32K字节的数据SRAM

数据SRAM /高速缓存为32K字节

暂存SRAM的4K字节

512K 16位或256K快闪存储器的16位

（ ADSP - BF538F ONLY）

内存管理单元提供的内存保护

V OLT千兆以太网 GU LA T或

JTA克叔ES T A N D é M ü LA TIO N

PE IP é R A L A C C （E S） S B美

TW I0-1

A N 2.0B

GP IO

PO RT

Dm的

0：N TR OL LE R1

DMA访问BUS 1

在TE R R ü P吨

C ON牛逼 OLL ER

外设接入总线

W A T C HD OG

TIM ê

我PP

摹PIO

S·P I1-2

在圣 UC TION

M EM R

数据

M EM存储空

Dm的

C ON牛逼 OL LER 0

DMA存取总线0

GP IO

P或T

TIM ER 0-2

SP I0

U A RT0

SP ORT 0-1

ü A R T1-2

Dm的CO RE

公交车1

GP IO

P或T

S·P ORT2-3

Dm的

E X TE R N A L

公交车1

MA核心BUS 0

DMA

外

总线0

摹PIO

P或T

E X TE R N AL P或T

佛罗里达州一个SH ，S ，D R A M C ON牛逼 OL

512kB的或1M B

FLA SH M E M ORY

（A DS P -B F538F唯一一句）

BOO牛逼ROM

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

第0版

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2007

ADSP-BF538/ADSP-BF538F

工作条件........................................... 23

概述................................................ 3

低功耗架构......................................... 3

................................................系统集成3

ADSP - BF538 / ADSP- BF538F处理器外设....... 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 5

DMA控制器................................................ 9 ..

实时时钟............................................... 9 ....

看门狗定时器................................................ 10

定时器................................................. ............ 10

串行端口（SPORT ） .......................................... 10

串行外设接口（ SPI ）端口...................... 10

2线接口.............................................. ... 11

UART端口................................................ ...... 11

通用端口......................................... 11

并行外设接口................................... 12

控制器区域网络（CAN ）接口................ 13

动态电源管理................................ 13

电压调节.............................................. 14

引导模式................................................ ... 16

指令集的说明................................... 16

开发工具............................................. 17

设计一个仿真器兼容的处理器板... 18

引脚说明................................................ .... 19

规格................................................. ....... 23

电气特性....................................... 24

绝对最大额定值................................... 25

包装信息............................................ 25

ESD敏感度................................................ ... 25

时序规格........................................... 26

时钟和复位时序..................................... 27

异步存储器读周期时序............ 28

异步存储器写周期时序........... 30

SDRAM接口时序.................................. 32

外部端口总线请求和许可周期时序.. 33

并行外设接口时序...................... 35

串行端口时序............................................ 38

串行外设接口端口 - 主时序..... 41

串行外设接口端口，从时序....... 42

通用端口时序............................. 43

定时器周期时序.......................................... 44

JTAG测试和仿真端口时序................. 45

输出驱动电流......................................... 46

功耗............................................... 48

测试条件................................................ .. 48

热特性........................................ 51

316球的Mini- BGA球分配.......................... 52

外形尺寸................................................ 55

表面贴装设计.......................................... 56

订购指南................................................ ..... 56

修订历史

5月7日 - 修订版PRE到Rev.0

添加新的措辞，节电节

在引脚说明修改驱动程序类型

在脚注的规格和操作线变化

条件

更换上升和下降时间的图表中容性负载

部分

重新排序分配球

SPORT时机和外部晚帧同步图

改变了。

第0版|

第2页56 |

2007年5月

ADSP-BF538/ADSP-BF538F

概述

在ADSP - BF538 / ADSP- BF538F处理器的成员

Blackfin处理器系列产品，结合了模拟

Devices公司/英特尔微信号架构（ MSA ）。 Blackfin处理器

处理器整合双MAC国家的最先进的信号处理

荷兰国际集团发动机，清洁，正交的优点类似RISC

微处理器的指令集，以及单指令，多

PLE数据（SIMD ）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF538 / ADSP- BF538F处理器是完全

代码与其他Blackfin处理器兼容，只有不同

相对于性能，外设和片上存储器。

具体表现为，外设和内存配置

示于

表1中。

表1.处理器特性

特征

SPORT有

个UART

SPI

TWI

PPI

可以

指令SRAM

数据SRAM /高速缓存

数据SRAM

暂存器

FL灰

最高速度等级

ADSP-

BF538

64K字节

32K字节

4K字节

ADSP-

BF538F4

16K字节

64K字节

32K字节

4K字节

16-

ADSP-

BF538F8

16K字节

64K字节

32K字节

4K字节

512K

位

16-

系统集成

在ADSP - BF538 / ADSP- BF538F处理器是高度英特

磨碎的系统级单芯片解决方案，为下一代

消费者和工业应用，包括音频和视频

信号处理。结合先进的内存配置

系统蒸发散，如片上闪存，行业标准

接口，以及一个高性能的信号处理核心，成本

有效的解决方案，可快速地开发，而不需要

昂贵的外部元件。系统外设包括

3个UART端口，三个SPI接口，4个串行端口（SPORT ），

1 CAN接口，两个2线接口（ TWI ），四中普通

通用定时器（ 3具有PWM功能），一个实时时钟，一个

看门狗定时器，一个并行外设接口（ PPI ），和性别

ERAL通用I / O引脚。

ADSP - BF538 / ADSP- BF538F处理器

外设

在ADSP - BF538 / ADSP- BF538F处理器包含了一组丰富

通过几个高带宽连接到芯的外围设备的

公交车，在提供系统配置的灵活性以及

极好的性能（见框图

第1页）。

通用的外围设备包括功能

如UART，定时器， PWM（脉冲宽度调制）

和脉冲测量功能，通用I / O引脚，一个

实时时钟和看门狗定时器。这组函数卫星 -

isfies各种典型系统支持的需求，是

通过该装置的系统的扩展能力得到增强。在

除了这些通用的外围设备，所述处理器

包含高速串行和并行端口，用于连接到一

各种音频，视频，和调制解调器编解码器的功能。一个CAN

是为汽车和工业CON- 2.0B控制器

控制网络。中断控制器管理从中断

片上外设或外部来源。电源MAN-

理控制功能量身定制的性能和功耗

处理器和系统的特性的许多应用

情景。

所有外设，除了通用的I / O ，CAN，

TWI ，实时时钟和定时器，通过灵活的支持

DMA结构。还有四个独立的存储器DMA

专用于数据传输处理器之间的通道

不同的存储空间，包括外部SDRAM和异步

异步的存储器中。在长达运行多个片上总线

133兆赫提供足够的带宽，以使处理器核心

与活动上的所有芯片上的和外部的运行

外设。

在ADSP - BF538 / ADSP- BF538F处理器包括一个片上

支持处理器的动态功耗的稳压器

管理能力。所述电压调节器提供了一系列

从单一的2.25到3.6 V输入核心电压电平。该

电压调节器可根据需要进行旁路。

指令SRAM /高速缓存16K字节

不

256K

适用的位

533兆赫

1066

MMAC翻了一番

BC-316

533兆赫

1066

MMAC翻了一番

BC-316

533兆赫

1066

MMAC翻了一番

BC-316

封装选项

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持以及先进的信号

在一个集成包处理。

低功耗架构

Blackfin处理器提供世界级的电源管理和

性能。他们用的是低功耗和低设计

电压的方法和功能的动态电源管理

这是通过改变工作电压和频率的能力

操作显著降低整体功耗。

改变电压和频率可导致大量

降低功耗，只有变化的比较

操作的次数。这意味着更长的电池

寿命和更低的热耗散。

第0版|

第3页56 |

2007年5月

ADSP-BF538/ADSP-BF538F

Blackfin处理器内核

如图

图2中第4页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务，

16位和8位截断加， 8位平均操作，

和8位的减法/绝对值/累加（SAA）的操作。

比较/选择和矢量搜索指令，也

提供的。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。四核16位操作

是可能使用第二个ALU 。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持过零

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元

DA1

DA0

DAG1

DAG0

为了记忆

RAB

PREG

LD1

LD0

ASTAT

SEQUENCER

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

解码

对齐

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

第0版|

第4页56 |

2007年5月

ADSP-BF538/ADSP-BF538F

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

为0xFFFF FFFF

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM （ 4K字节）

0xFFA1 4000

指令SRAM /高速缓存（ 16K字节）

0xFFA1 0000

指令SRAM （ 64K字节）

0xFFA0 0000

0xFF90 8000

资料库B SRAM /高速缓存（ 16K字节）

0xFF90 4000

数据库B的SRAM （ 16K字节）

0xFF90 0000

0xFF80 8000

数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

数据银行SRAM （ 16K字节）

0xFF80 0000

0xEF00 0000

0x2040 0000

异步存储器BANK 3 （ 1M字节）或

片上闪存（ ADSP - BF538F ONLY）

0x2030 0000

0x2020 0000

异步存储器BANK 2 （ 1M字节）或

片上闪存（ ADSP - BF538F ONLY）

异步存储器BANK 1 （ 1M字节）或

片上闪存（ ADSP - BF538F ONLY）

0x2010 0000

0x2000 0000

0x0800 0000

SDRAM内存（ 16M字节为128M BYTE ）

0x0000 0000

异步存储器BANK 0 （ 1M字节）或

对片内FLASH （ ADSP - BF538F ONLY）

外部存储器映射

内部存储器映射

0xFFB0 0000

图3. ADSP - BF538 / ADSP - BF538F内部/外部存储器映射

该存储器的DMA控制器提供高带宽数据

运动能力。他们可以执行的代码块传输

或内部存储器和外部之间的数据

存储空间。

内部（片）内存

在ADSP - BF538 / ADSP- BF538F处理器有三个街区

片上存储器提供高带宽接入

的核心。

第一是L1指令存储器，由80K字节

其中的SRAM ， 16K字节可配置为一个四通设定

联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的两个银行。每个存储器组

是可配置的，同时提供两路组相联高速缓存和

SRAM功能。此内存块满亲访问

处理器速度。

第三个内存块是4K字节的SRAM暂存其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

内存架构

在ADSP - BF538 / ADSP- BF538F处理器查看内存的

单个统一4G字节的地址空间，使用32位地址。所有

资源，包括内部存储器，外部存储器，并

I / O控制寄存器，占据这个共同的单独部分

地址空间。此地址空间的各部分存储器

布置在一个层次结构，以提供一个良好的成本/ per-

片上的一些非常快速，低延迟formance平衡

存储器作为高速缓存或SRAM ，和更大，成本更低和perfor-

曼斯片外存储器的系统。看

网络连接gure 3 。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节

物理内存。

第0版|

第5页56 |

2007年5月

特点

初步的技术数据

高达500MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和易于亲的教学模式

编程和编译器的友好支持

先进的调试，跟踪和性能监控

0.8 V至1.2 V核心V

带有片上电压调节

3.3 V容限I / O与特定的可承受5V电压的引脚

316球无铅微型BGA封装

BLACKFIN

嵌入式处理器

ADSP-BF538/ADSP-BF538F

内存管理单元提供的内存保护

与无缝支持外部存储器控制器

对于SDRAM ， SRAM ，Flash和ROM

从SPI灵活的存储器引导选项

和外部

内存

外设

并行外设接口（ PPI / GPIO ）

支持ITU-R 656视频数据格式

四双通道，全双工同步串行端口，支持

移植16立体声I

频道

两个DMA控制器支持26个DMA通道

控制器区域网络（ CAN） 2.0B控制器

三个SPI兼容端口，

三个定时器/计数器， PWM支持

三个UART接口，支持IrDA

我用两个兼容的TWI控制器

行业标准

多达54个通用I / O引脚（ GPIO ）

实时时钟，看门狗定时器和内核定时器

片上PLL有能力的0.5倍至64倍倍频

调试/ JTAG接口

内存

148K字节的片上存储器：

指令SRAM /缓存16K字节

64K字节的指令SRAM的

32K字节的数据SRAM

数据SRAM /高速缓存为32K字节

暂存SRAM的4K字节

512K字节或1M的闪存字节（ ADSP- BF538F件

只）

四个双通道内存的DMA控制器

稳压器

JTAG测试和仿真

外设接入总线

TWI0-1

CAN 2.0B

指令

内存

DMA核心

公交车1

打断

调节器

外设接入总线

看门狗

定时器

RTC

PPI

TIMER0-2

GPIO

PORT

GPIO

PORT

GPIO

SPI1-2

UART1-2

DMA

CONTROLLER1

数据

内存

DMA核心

总线0

DMA访问

总线0

GPIO

PORT

DMA访问

公交车1

SPI0

UART0

SPORT0-1

GPIO

PORT

SPORT2-3

外部端口

FLASH ， SDRAM控制

DMA

外

公交车1

DMA

外

总线0

DMA

CONTROLLER0

512 KB或1 MB

FL灰内存

（ ADSP - BF538F ONLY）

引导ROM

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

REV 。珠三角

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADSP-BF538/ADSP-BF538F

初步的技术数据

工作条件........................................... 22

概述................................................ 3

低功耗架构......................................... 3

................................................系统集成3

ADSP - BF538 / ADSP- BF538F处理器外设....... 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 5

DMA控制器................................................ 8 ..

实时时钟............................................... 9 ....

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） .......................................... 10

串行外设接口（ SPI ）端口...................... 10

双线接口............................................. 10

UART端口................................................ ...... 10

通用端口......................................... 11

并行外设接口................................... 11

控制器区域网络（ CAN）接口................ 12

动态电源管理................................ 12

电压调节.............................................. 14

时钟信号................................................ ..... 14

引导模式................................................ ... 15

指令集的说明................................... 15

开发工具............................................. 16

设计一个仿真器兼容的处理器板... 17

稳压器布局指南....................... 17

引脚说明................................................ .... 18

规格................................................. ....... 22

工作条件，适用于5V容限销22 ....

电气特性....................................... 22

绝对最大额定值................................... 23

包装信息............................................ 23

ESD敏感度................................................ ... 23

时序规格........................................... 24

时钟和复位时序..................................... 24

异步存储器读周期时序............ 25

异步存储器写周期时序........... 27

SDRAM接口时序.................................. 29

外部端口总线请求和许可周期时序.. 30

并行外设接口时序...................... 32

串行端口时序............................................ 35

串行外设接口 - 主时序...... 39

串行外设接口端口 - 从时序........ 40

通用端口时序............................. 41

定时器周期时序.......................................... 42

JTAG测试和仿真端口时序................. 43

输出驱动电流......................................... 44

功耗............................................... 46

测试条件................................................ .. 46

热特性........................................ 50

316球的Mini- BGA引脚....................................... 51

外形尺寸................................................ 54

表面贴装设计.......................................... 55

订购指南................................................ ..... 55

修订历史

5月6日 - 修订珠三角：

本次修订，以下部分进行了修改。

功能框图......................................... 1

引导模式................................................ ...... 15

引脚说明................................................ .... 18

输出驱动电流............................................ 44

功耗................................................ .. 46

测试条件................................................ ..... 46

316球的Mini- BGA引脚....................................... 51

牧师珠三角|

第2页56 |

2006年5月

初步的技术数据

概述

在ADSP - BF538 / ADSP- BF538F处理器的成员

Blackfin处理器系列产品，结合了模拟

设备/英特尔微信号架构（ MSA ）。 Blackfin处理器亲

处理机结合了双MAC国家的最先进的信号处理

发动机，干净，正交类RISC微处理器的优点

处理器指令集，以及单指令，多数据

（SIMD）多媒体功能集成到一个单一的指令集

体系结构。

在ADSP - BF538 / ADSP- BF538F处理器是完全

代码与其他Blackfin处理器兼容，只有不同

相对于性能，外设和片上存储器。

具体表现为，外设和内存配置

示于

表1中。

表1.处理器特性

ADSP-BF538F4

ADSP-BF538F8

ADSP-BF538

ADSP-BF538/ADSP-BF538F

大大降低了功率消耗，较

仅改变工作频率。这翻译成

更长的电池寿命和更低的散热。

系统集成

在ADSP - BF538 / ADSP- BF538F处理器是高度英特

磨碎上系统单芯片解决方案，用于下一代的

消费者和工业应用，包括音频和视频

信号处理。结合先进的内存配置

系统蒸发散，如片上闪存，采用行业标准

与高性能信号处理内核的接口，用户

可以快速开发具有成本效益的解决方案，而不需要

昂贵的外部元件。系统外设包括

3个UART端口，三个SPI接口，4个串行端口（ SPORT ），

1 CAN接口，2个双线接口（ TWI ），四中普通

通用定时器（ 3具有PWM功能），一个实时时钟，一个

看门狗定时器，一个并行外围接口，通用

I / O和通用I / O引脚。

特征

最高性能

指令SRAM /高速缓存

指令SRAM

数据SRAM /高速缓存

数据SRAM

暂存器

FL灰

SPORT有

SPI接口

TWIs （连接至I

兼容设备）

个UART

可以

PPI

封装选项

ADSP - BF538 / ADSP- BF538F处理器

外设

在ADSP - BF538 / ADSP- BF538F处理器包含了一组丰富

通过几个高带宽连接到芯的外围设备的

公交车，在提供系统配置的灵活性以及

极好的性能（见框图

第1页）。

通用的外围设备包括功能

如UART ，定时器， PWM （脉冲宽度调制）

和脉冲测量功能，通用I / O引脚，一个

实时时钟和看门狗定时器。这组函数卫星 -

isfies各种典型系统支持的需求，是

通过该装置的系统的扩展能力得到增强。在

除了这些通用的外围设备，所述

ADSP - BF538 / ADSP- BF538F处理器包含高速

串行和并行端口，用于连接到各种音频，

视频和调制解调器编解码器的功能。一个CAN 2.0B控制器

为汽车控制网络。中断CON-

控制器的片上外设管理或中断

外部来源。电源管理控制功能的裁缝

处理器的性能和功耗的

和系统的许多应用场景。

所有外设，除了通用的I / O ，CAN，

TWI ，实时时钟和定时器，通过灵活的支持

DMA结构。此外，还有两个独立的存储器DMA CON-

制器专用于数据传输处理器之间

不同的存储空间，包括外部SDRAM和异步

异步的存储器中。在长达运行多个片上总线

133兆赫提供足够的带宽，以使处理器核心

随着活动上的所有芯片上的和外部的运行

外设。

在ADSP - BF538 / ADSP- BF538F处理器包括一个片上

支持ADSP - BF538 / ADSP- BF538F的稳压器

处理器的动态电源管理能力。电压

调节器提供从单一的范围内芯的电压电平

2.25 V至3.6 V的输入。电压调节器可以在被旁路

用户的自由裁量权。

500 MHz的1000 MMAC翻了一番

16千字节

64千字节

32千字节

4千字节

512千字节的1M字节

SEE

订购指南第55页

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持以及先进的信号

在一个集成包处理。

低功耗架构

Blackfin处理器提供世界级的电源管理和

性能。 Blackfin处理器被设计为在低功率

低电压的设计方法和功能动态

功率管理，以改变二者的电压和频的能力

操作昆西以显著降低整体功耗

消费。改变电压和频率可导致

牧师珠三角|

第3页56 |

2006年5月

ADSP-BF538/ADSP-BF538F

Blackfin处理器内核

如图

图2中第4页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的寄存器中的数据

文件中。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务， 16

初步的技术数据

位和8位截断加， 8位的平均操作， 8-

位减法/绝对值/累加（ SAA ）操作。还

提供有比较/选择和矢量搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。还通过使用所述第二

ALU ，四个16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持过零

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

地址运算单元

DAG0

DAG1

SEQUENCER

对齐

解码

LD0 32位

R7.H

R6.H

R5.H

R4.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

LOOP BUFFER

控制

单位

LD1 32位

R3 R3.H

SD 32位

R2 R2.H

R1 R1.H

R0 R0.H

数据运算单元

图2. Blackfin处理器内核

牧师珠三角|

第4页56 |

2006年5月

初步的技术数据

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

为0xFFFF FFFF

ADSP-BF538/ADSP-BF538F

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM （ 4K字节）

0xFFA1 4000

指令SRAM /高速缓存（ 16K字节）

0xFFA1 0000

指令SRAM （ 32K字节）

0xFFA0 8000

0xFF90 8000

资料库B SRAM /高速缓存（ 16K字节）

0xFF90 4000

0xFF80 8000

数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

0xEF00 0000

0x2040 0000

0x2030 0000

异步存储器BANK 2 （ 1M字节）或

片上闪存

0x2020 0000

异步存储器BANK 1 （ 1M字节）或

片上闪存

0x2010 0000

异步存储器BANK 0 （ 1M字节）或

片上闪存

0x2000 0000

0x0800 0000

SDRAM内存（ 16M BYTE - 128M BYTE ）

0x0000 0000

外部存储器映射

内部存储器映射

0xFFB0 0000

异步存储器BANK 3 （ 1M字节）或

片上闪存

图3. ADSP - BF538 / ADSP - BF538F内部/外部存储器映射

内部（片）内存

在ADSP - BF538 / ADSP- BF538F处理器有三个街区

片上存储器提供的高带宽接入

核心内容。

第一是L1指令存储器，由80千字节

其中的SRAM ， 16字节可以被配置为一个四通设定

联高速缓存。该存储器以处理器的访问

速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32 KB的两家银行。每个存储器组

是可配置的，同时提供两路组相联高速缓存和

SRAM功能。此内存块满亲访问

处理器速度。

第三个内存块是4K字节的SRAM暂存其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

内存架构

在ADSP - BF538 / ADSP- BF538F处理器查看内存的

单个统一4千兆字节的地址空间，使用32位地址。所有

资源，包括内部存储器，外部存储器，并

I / O控制寄存器，占据这个共同的单独部分

地址空间。此地址空间的各部分存储器

布置在一个层次结构，以提供一个良好的成本/ per-

片上的一些非常快速，低延迟formance平衡

存储器作为高速缓存或SRAM ，和更大，成本更低和perfor-

曼斯片外存储器的系统。看

网络连接gure 3 。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问多达132 MB的物理

内存。

该存储器的DMA控制器提供高带宽数据

运动能力。他们可以执行的代码块传输

或内部存储器和外部存储器之间进行数据

空间。

外部（片外）存储器

外部存储器通过EBIU访问。这16位接口

提供了一个无缝连接的同步DRAM的银行

（SDRAM），以及多达四个银行的异步存储器

设备，包括闪存，EPROM， ROM，SRAM和存储器

映射I / O设备。

牧师珠三角|

第5页56 |

2006年5月