74LVQ573低电压八路锁存器与3态输出
1992年2月
修订后的2001年6月
74LVQ573
低电压八路锁存器与3态输出
概述
该LVQ573是一个高速八进制锁存与缓冲的COM
周一锁存使能（ LE ）和缓冲的共同输出
启用（ OE ）输入。该LVQ573在功能上等同于
该LVQ373但在相对侧上的输入和输出
包的。
特点
s
非常适合低功耗/低噪音3.3V的应用
s
实现专利的EMI抑制电路
s
采用SOIC JEDEC ， EIAJ SOIC和QSOP
套餐
s
保证同步开关噪声水平
和动态阈值的表现
s
改进的闭锁抗扰度
s
保证入射波切换到75
s
4 KV最小静电放电抗扰度
订购代码：
订单号
74LVQ573SC
74LVQ573SJ
74LVQ573QSC
包装数
M20B
M20D
MQA20
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚四分之一大小外形封装（ QSOP ） ， JEDEC MO- 137 ， 0.150"宽
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
真值表
输入
输出
D
H
L
X
X
O
n
H
L
O
0
Z
引脚说明
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入
三态输出使能输入
三态输出锁存器
描述
OE
L
L
L
H
LE
H
H
L
X
H
=
高压
L
=
低电压
Z
=
高阻抗
X
=
非物质
O
0
=
上一页
0
前锁存高向低转换启动
2001仙童半导体公司
DS011361
www.fairchildsemi.com
74LVQ573
功能说明
该LVQ573包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
述每一次它的D型输入的变化。当LE为低电平
锁存器存储，这是存在于所述信息
D型输入了设置时间之前的高电压到低
LE的过渡。的三态缓冲器由所述控制
输出使能（ OE ）输入。当OE为低电平时，缓冲器
被启用。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74LVQ573
绝对最大额定值
（注1 ）
电源电压（V
CC
)
DC输入二极管电流（I
IK
)
V
I
=
0.5V
V
I
=
V
CC
+
0.5V
直流输入电压（V
I
)
DC输出二极管电流（I
OK
)
V
O
=
0.5V
V
O
=
V
CC
+
0.5V
直流输出电压（V
O
)
DC输出源
或吸收电流（I
O
)
DC V
CC
或接地
电流（I
CC
还是我
GND
)
存储温度（T
英镑
)
直流闭锁或来源
灌电流
0.5V至
+
7.0V
20毫安
+
20毫安
0.5V至V
CC
+
0.5V
20毫安
+
20毫安
0.5V至V
CC
+
0.5V
±
50毫安
±
400毫安
65
°
C到
+
150
°
C
±
300毫安
推荐工作
条件
（注2 ）
电源电压（V
CC
)
输入电压（V
I
)
输出电压（V
O
)
工作温度（T
A
)
最小输入边沿速率（
V/
t)
V
IN
0.8V至2.0V
V
CC
@ 3.0V
125毫伏/ NS
2.0V至3.6V
0V至V
CC
0V至V
CC
40
°
C到
+
85
°
C
注1 ：
“绝对最大额定值”，超出该值的
该装置的安全性不能得到保证。该设备不应该
在这些限制操作。在电气定义的参数值
特性表不能保证在绝对最大额定值。
“推荐工作条件”表将定义的条件
器件的实际工作。
注2 ：
未使用的输入必须保持高电平或低电平。他们可能不浮动。
DC电气特性
符号
V
IH
V
IL
V
OH
参数
最低高层
输入电压
最大低电平
输入电压
最低高层
输出电压
V
OL
最大低电平
输出电压
I
IN
I
老
I
OHD
I
CC
最大输入漏电流
最小动态
输出电流（注4 ）
最大静态
电源电流
I
OZ
3-STATE
漏电流
V
OLP
V
OLV
V
IHD
V
ILD
宁静输出
最大动态V
OL
宁静输出
最小动态V
OL
最大高水平
动态输入电压
最大低电平
动态输入电压
3.6
±0.25
±2.5
A
V
CC
(V)
3.0
3.0
3.0
3.0
3.0
3.0
3.6
3.6
3.6
3.6
4.0
0.002
T
A
= +25°C
典型值
1.5
1.5
2.99
2.0
0.8
2.9
2.58
0.1
0.36
±0.1
T
A
= 40°C
to
+85°C
保证限制
2.0
0.8
2.9
2.48
0.1
0.44
±1.0
36
25
40.0
V
V
V
V
V
V
A
mA
mA
A
V
OUT
=
0.1V
或V
CC
0.1V
V
OUT
=
0.1V
或V
CC
0.1V
I
OUT
= 50 A
V
IN
=
V
IL
或V
IH
（注3）
I
OH
= 12
mA
I
OUT
=
50
A
V
IN
=
V
IL
或V
IH
（注3）
I
OL
=
12毫安
V
I
=
V
CC
， GND
V
老
=
0.8 V
最大
（注5 ）
V
OHD
=
2.0V V
民
（注5 ）
V
IN
=
V
CC
或GND
V
I
（ OE）的
=
V
IL
, V
IH
V
I
=
V
CC
， GND
V
O
=
V
CC
， GND
3.3
3.3
3.3
3.3
0.4
0.4
1.6
1.6
0.8
0.8
2.0
0.8
V
V
V
V
（注6 ） （注7 ）
（注6 ） （注7 ）
（注6 ） （注8）
（注6 ） （注8）
单位
条件
注3 ：
所有输出负载;输入阈值与输出测试有关。
注4 ：
最大测试时间为2.0 ms ，一个输出一次加载。
注5 ：
与阻抗低至75Ω的商业级温度范围输电线路入射波切换保证。
注6 ：
最坏的情况下包。
注7 ：
定义为（n ）输出最大数量。数据输入驱动0V至3.3V ;一个输出为GND 。
注8 ：
数据输入（ N）开关的最大数量。 （N
1 ）输入切换0V至3.3V 。输入被测开关： 3.3V阈值（V
ILD
） ， 0V到阈
(V
IHD
), f
=
1兆赫。
3
www.fairchildsemi.com
74LVQ573
AC电气特性
T
A
= +25°C
符号
参数
V
CC
(V)
t
PHL
t
PLH
t
PLH
t
PHL
t
PZL
t
PZH
t
PHZ
t
PLZ
t
OSHL
t
OSLH
输出到输出偏斜（注9 ）
D
n
与O
n
输出禁止时间
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
2.7
3.3
±
0.3
2.7
3.3
±
0.3
2.7
3.3
±
0.3
2.7
3.3
±
0.3
2.7
3.3
±
0.3
民
2.5
2.5
2.5
2.5
2.5
2.5
1.0
1.0
C
L
=
50 pF的
典型值
10.2
8.5
10.2
8.5
10.2
8.5
10.8
9.0
1.0
1.0
最大
14.8
10.5
16.9
12.0
18.3
13.0
20.4
14.5
1.5
1.5
T
A
= 40°C
to
+85°C
C
L
=
50 pF的
民
2.5
2.5
2.5
2.5
2.5
2.5
1.0
1.0
最大
16.0
11.0
18.0
12.5
19.0
13.5
21.0
15.0
1.5
1.5
ns
ns
ns
ns
ns
单位
注9 ：
歪斜是指实际的传播延迟为同一装置的任何两个单独的输出之间的差的绝对值。该
规范适用于任何输出以相同的方向切换，无论是高到低（叔
OSHL
）或低到高（T
OSLH
） 。参数设计保证来。
AC操作要求
T
A
= +25°C
符号
参数
V
CC
(V)
t
S
t
H
t
W
建立时间，高或低
D
n
以LE
保持时间，高或低
D
n
以LE
LE脉冲宽度，高
2.7
3.3
±
0.3
2.7
3.3
±
0.3
2.7
3.3
±
0.3
典型值
0
0
0
0
2.4
2.0
C
L
=
50 pF的
4.0
3.0
1.5
1.5
5.0
4.0
T
A
= 40°C
to
+85°C
C
L
=
50 pF的
保证最低
4.5
3.0
1.5
1.5
6.0
4.0
ns
ns
ns
单位
电容
符号
C
IN
C
PD
（注10 ）
参数
输入电容
功率耗散电容
典型值
4.5
37
单位
pF
pF
V
CC
=
开放
V
CC
=
3.3V
条件
注10 ：
C
PD
的测量是在10兆赫。
www.fairchildsemi.com
4
74LVQ573
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
包装数M20B
5
www.fairchildsemi.com
QQ：2880707522 复制
