与3态输出74FR16540 16位缓冲器/线路驱动器
1989年10月
修订后的1999年8月
74FR16540
16位与3态输出缓冲器/线路驱动器
概述
该74FR16540包含16反相缓冲器， 3-
态输出设计为用作一个存储器和
解决驱动程序，时钟驱动器，或面向总线的发送器/
接收器。该设备字节的控制。每一个字节有sep-
可以短接独的3态控制输入
共同为16位操作。
特点
s
反相缓冲器
s
三态输出驱动公交线路
s
64毫安输出吸收能力，源能力
15毫安
s
独立的三态控制引脚的每个字节
s
保证最低4000V的ESD保护
s
保证多路输出开关， 250 pF的延误
和引脚对引脚歪斜
s
16位版本的74F540 ， 74F240 ，或74FR240的
订购代码：
订单号
74FR16540QC
74FR16540SSC
包装数
V44A
MS48A
包装说明
44引脚塑封引线芯片载体（ PLCC ） ， JEDEC MO- 047 ， 0.650广场
48引脚收缩小外形封装（ SSOP ） ， JEDEC MO-器118，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
连接图
引脚分配为SSOP
引脚分配为PLCC
逻辑符号
1999仙童半导体公司
DS010615
www.fairchildsemi.com
74FR16540
引脚说明
引脚名称
OE
n
I
0
–I
15
O
0
–O
15
描述
输出使能输入
输入
三态输出
真值表
输入
字节1 [ 0 ： 7 ]字节2 [ 8:15 ]
OE
1
L
H
X
L
L
H
L
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
输出
I
0
–I
7
I
8
–I
15
H
X
X
L
H
X
L
H
L
H
X
X
X
L
O
0
–O
7
O
8
–O
15
L
Z
Z
H
L
Z
H
L
H
L
Z
Z
Z
H
OE
2
L
X
H
L
L
H
L
OE
3
L
L
L
H
X
H
L
OE
4
L
L
L
X
H
H
L
逻辑图
www.fairchildsemi.com
2
74FR16540
AC电气特性
T
A
= +25°C
符号
参数
民
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
输出禁止时间
传播延迟
在为开
输出使能时间
1.0
1.0
3.4
3.4
1.8
1.8
V
CC
= +5.0V
C
L
=
50 pF的
典型值
2.8
2.0
5.6
7.8
4.0
4.4
最大
4.3
4.3
11.6
11.6
6.6
6.6
T
A
=
0℃至
+70°C
V
CC
= +5.0V
C
L
=
50 pF的
民
1.0
1.0
3.4
3.4
1.8
1.8
最大
4.3
4.3
11.6
11.6
6.6
6.6
ns
ns
ns
单位
扩展交流特性
T
A
=
0℃至
+70°C
V
CC
= +5.0V
符号
参数
C
L
=
50 pF的
16路输出开关
（注4 ）
民
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
t
OSHL
（注3）
t
OSLH
（注3）
t
OST
（注3）
引脚到引脚歪斜
为HL转换
引脚到引脚歪斜
为LH转换
引脚到引脚歪斜
对于HL / LH转换
3.0
输出禁止时间
传播延迟
在为开
输出使能时间
1.0
1.0
3.4
3.4
1.8
1.8
最大
6.0
6.0
14.5
14.5
6.6
6.6
1.4
1.6
民
3.2
3.2
（注5 ）
最大
8.2
8.2
ns
ns
ns
ns
ns
ns
T
A
=
0℃至
+70°C
V
CC
= +5.0V
C
L
=
250 pF的
单位
注3 ：
歪斜是指实际的传播延迟为同一装置的任何两个输出之间的差的绝对值。行中指定
阳离子适用于任何输出切换HIGH到LOW （T
OSHL
） ，低到高， （叔
OSLH
） ，或高到低的和/或低到高， （T
OST
） 。规格瓜拉尼
开球与所有输出相位切换。本规范是保证，但未经测试。
注4 ：
本规范是保证，但未经测试。该限制适用于传输延时开关描述阶段的所有路径，
也就是说，所有低到高，高到低， 3 - STATE到高，等等。
注5 ：
保证这些规范，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。本规范适用于单路输出开关而已。
www.fairchildsemi.com
4
74FR16540
物理尺寸
英寸（毫米），除非另有说明
44引脚塑封引线芯片载体（ PLCC ） ， JEDEC MO- 047 ， 0.650广场
包装数V44A
5
www.fairchildsemi.com
