73K222AL
V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器
2000年4月
描述
该73K222AL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建一个CCITT V.22 ， V.21和贝尔212A
兼容的调制解调器，能够为1200 bit / s的全双工
工作在拨号线路。该73K222AL是
增强73K212L / AL单芯片调制解调器
这增加了V.22和V.21模式，贝尔212A和
103操作73K212AL的。在贝尔212A模式，
在73K222AL提供正常的贝尔212A和103
功能并采用2225 Hz的应答音。该
73K222AL在V.22模式或者产生550或1800
赫兹保护音，识别并生成一个2100赫兹
回答的语气，并允许600 bit / s的V.22或0
-300位/秒
V.21操作。该73K222AL集成了模拟，
在数字和开关电容阵列功能
单底，提供出色的性能和
在一个28引脚的高层次功能整合
DIP ， PLCC和44引脚TQFP封装配置。该
73K222AL工作在+ 5V单电源。该
73K222AL是一个新的版本替换73K222L 。
该73K222AL应该为所有新的指定
设计。
该73K222AL包括DPSK和FSK
调制器/解调器功能，呼叫进程和
握手音监视器和能够音调发生器
音所需的欧洲申请。
（续）
特点
单芯片CCITT V.22 ， V.21 ，贝尔212A和贝尔
103标准兼容的调制解调器数据泵
在0-300比特/秒（ FSK ）或600全双工操作
和1200比特/秒（ DPSK）
引脚和软件与其他兼容TDK
半导体公司K- 1系列芯片
调制解调器
接口
直
同
标准
微处理器（ 8048 ，典型的80C51 ）
串行或并行微处理器总线控制
串行端口进行数据传输
的同步和异步模式
操作包括V.22扩充超速
呼叫进程，载波，准确的答案音
（2100或2225赫兹） ，和长循环检测
DTMF和550或1800 Hz的保护音
发电机
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位模式
精确的自动增益控制允许45分贝
动态范围
CMOS技术的低功耗
使用60毫瓦@ 5V
+5 V单电源
PLCC和PDIP封装
框图
AD0-AD7
数据
公共汽车
卜FF器
8-BIT
公共汽车
为
RD
WR
ALE
CS
RESET
读
写
控制
逻辑
控制
和
状态
数字
处理
PSK
调制器/
解调器
FSK
调制器/
解调器
DTMF &
音
发电机
发送
滤波器
接受
滤波器
TXA
RXA
INT
状态
和
控制
逻辑
TXD
RXD
串行
PORT
为
数据
测试：
ALB ， DLB
RDLB
图案
灵巧
DIALING
＆放大器;
检测
功能
时钟
发电机
动力
RXCLK
TXCLK
CLK
XTL1
EXCLK
XTL2
GND
VREF
VDD
ISET
73K222AL
V.22 ， V.21 ，贝尔212A ， 103
单芯片
描述
（续）
该器件支持V.22 （除模式v ）和21 V.
的操作模式，允许同步和
异步通信。测试功能，如
模拟环路，数字环路和远端数字环回是
支持。内部图形发生器还包括用于
自测试。该73K222AL被设计为显示在
系统设计微处理器外围，并且将
与流行的单芯片微处理器轻松接口
（ 80C51典型值），通过其控制的8调制解调器功能
位复用的地址/数据总线或串行控制总线。一
ALE控制线简化了地址解复用。数据
通信时，通过仅一个单独的串行端口。
该73K222AL非常适合在任何自由站立或使用
积分制调制解调器产品，其中全双工1200
比特/秒以上的2线数据通信交换
电话网是理想的。其高功能，低
功率消耗和高效率的包装简化
设计要求，提高系统的可靠性。一
完整的调制解调器只需加入电话的
线路接口，一个控制微处理器，以及RS-232级
转换为一个典型系统。该73K222AL是一部分
TDK半导体公司的K系列家族针
和功能兼容的单芯片调制解调器产品。
这些设备允许系统对更高配置
速度和贝尔或CCITT操作仅与单个
成分变化。
长（其中N是所发送的数
比特/字符） 。
从解调器的串行数据首先被传递
通过数据解扰码器，然后通过
的同步/异步转换器。的同步/异步
转换器将重新插入任何被删除的站位，
在帧内字符速率（比特发送输出数据
对位时间不大于1219位/秒） 。一
进来的中断信号（低电平通过两个
字符），将通过无
不正确地插入一个停止位。
同步/异步转换器还具有一个
扩展超速模式，允许选择
的为+ 1％ + 2.3 ％的过速度范围。在
扩展超速模式，停止位
输出在7/8的正常宽度。
同步模式
CCITT的V.22标准定义同步
操作在600和1200位/秒。贝尔212A
标准只定义了在同步操作
1200比特/秒。操作是类似的
所不同的是数据必须是异步模式
同步到一个提供时钟和没有变化
在数据传输率是可允许的。串行输入数据
出现在TXD必须在上升沿有效
的TXCLK 。
TXCLK在内部模式的内部派生的信号
而在内部连接到从站的RXCLK销
模式。在RXD引脚接收数据的同步输出
RXCLK的下降沿。该ASYNCH /同步
在同步模式转换器旁路
选择和数据被发送出去以相同的速率
因为它是输入。
DPSK调制/解调器
该73K222AL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A或相移
V.22标准。基带信号然后被
过滤，以减少对符号间干扰
限带2线制电话线。传输
出现使用一个1200赫兹（来源模式）或
2400Hz的载体（应答模式） 。解调
的调制过程的逆过程，与
输入的模拟信号最终被解码成二
位，并转换回串行比特流。该
解调器还恢复这是钟
编码成调制时的模拟信号。
解调时使用一个1200赫兹
载体（应答模式或ALB起源模式）或
2
手术
异步模式
对于DPSK方式的数据传输要求的数据
最终以同步方式传输。该
73K222AL包括异步/同步和同步/异步
转换器，删除或插入的停止位以
为± 0.01 ％的速度范围内传输数据。在异步模式
串行数据来自TXD引脚插入
异步/同步转换器。异步/同步器
接受设置在TXD引脚通常的数据
必须是1200或600比特/秒的+ 1.0％ -2.5 ％。转换器将
然后插入或者为了删除停止位为输出信号
这是1200或600比特/秒± 0.01 ％（± 0.01％是必需的
同步数据准确率） 。
从异步/同步串行数据流
转换器通过数据扰码器通过与
到模拟调制器。数据加扰器可以是
在处理器控制下绕过解读时，
数据必须被发送。异步/同步
转换器和数据加扰器被旁路在所有
FSK模式。如果串行输入数据包含一个中断信号
通过一个字符（包括起始位和停止位）
断裂将延长到至少2倍的N + 3位
73K222AL
V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器
2400 Hz的载流子（源于模式或ALB应答模式） 。
该73K222AL采用锁相环相干
最佳接收机解调技术
性能。
FSK调制/解调器
FSK调制器产生调制的频率
使用两个离散频率为模拟输出信号
所代表的二进制数据。在贝尔103 ，标准
1270和1070赫兹频率（起源，标志，
空间） ，或2225年至2025年赫兹（答案，标记和空间）
被使用。 V.21模式使用980和1180赫兹（起源，
标记和空格） ，或者1650和1850Hz （答案，标记和
空间）。解调涉及检测接收到的
频率和解码成相应的二进制
值。率转换器和扰码器/解扰器是
绕过在103或V.21模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号的
接收通道。振幅和相位均衡是
需要补偿的失真
传输线和以减少符号间
在带限干扰接收信号。该
发送信号的滤波近似于75 ％的方
ROOT
of
凸
余弦
频率
响应
的特点。
AGC
该自动增益控制保持在一个信号电平
输入到解调器是常数
在1分贝。它纠正了快速上升的信号
这会导致削波，并提供了一个总的
接收机的>45分贝动态范围。
并行总线接口
提供了用于控制，选择4个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）和出现于控制
微处理器为四个连续的存储单元。
两个控制寄存器和音寄存器的
读/写存储器。该检测寄存器是只读
并且不能被除了通过调制解调器响应于改性
监测的参数。
串行命令接口
串行命令接口允许访问
通过串行73K222AL控制和状态寄存器
命令端口（仅22引脚版本） 。在这种模式下
A0 ， A1和A2线为寄存器地址
下的控制数据通过该数据管脚
RD
和
WR
线。开始读操作时，
该
RD
线被拉低。第一位是后可用
RD
被拉低和未来的七年周期
EXCLK然后将转出的7位
所选地址LSB在前。写发生了
在8位数据的LSB首先转移八
连续周期EXCLK的。
WR
然后低脉冲
和数据传送到被寻址的寄存器
上发生的上升沿
WR 。
此接口
模式也支持28-pin的封装。看
串行控制接口引脚说明。
特殊信号检测电路
特殊检测电路监测所接收到的
模拟信号，以确定的状态或存在
运营商，呼叫进程音，应答音弱
接收到的信号（长循环条件） 。一
也被检测译出标记请求信号
当所接收的数据出DPSK的
解扰器解调器之前一直高
为165.5毫秒± 6.5 ms最小。适当的
检测寄存器位被置位，当这些条件之一
的变化和一个中断所有生成
目的除了长的循环。在中断
禁止（屏蔽）当使能中断位
设置为0 。
DTMF发生器
DTMF发生器将输出的16标准的一
音对由一个4位的二进制值和TX确定
DTMF模式位之前加载到音
注册。音产生开始的时候DTMF
模式是使用音调寄存器和所选择的
发送使能（ CR0的位D1 ）变化为0 1 。
3
73K222AL
V.22 ， V.21 ，贝尔212A ， 103
单芯片
引脚说明
动力
名字
GND
VDD
VREF
ISET
28-PIN
28
15
26
24
TYPE
I
I
O
I
描述
系统地。
电源输入，5V ± 10％。绕道0.1和22 μF电容
GND 。
内部产生的参考电压。绕道0.1 μF
电容到地。
片内电流基准。设置偏置电流的运算放大器。该芯片
电流是通过一个2 MΩ电阻此引脚连接到VDD设置。
ISET应绕过来GND与0.1 μF电容。
并行微处理器接口
ALE
AD0-AD7
CS
12
4-11
20
I
I / O
I
地址锁存使能。 ALE的下降沿锁存地址
AD0 - AD2和芯片上的选择
CS 。
地址/数据总线。这些双向三态复用线进行
信息，并从内部寄存器。
片选。 ALE的下降沿期间，该引脚上的低电平允许
读周期或写周期发生。 AD0 - AD7将不被驱动，并没有
寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
is
锁定在ALE的下降沿。
输出时钟。该引脚可选择在处理器控制下将任
晶体频率（用作处理器时钟）或16×的数据
率用作唯一的DPSK模式的波特率时钟。该引脚默认
晶体频率复位。
中断。此开路漏极输出信号被用来通知处理器
已经出现了检测标志。处理器必须再读取
检测寄存器，以确定哪个检测触发中断。
INT
将保持低电平，直到处理器读取检测寄存器或不完整
复位。
阅读。低要求的73K222AL内部寄存器的读。数据
无法输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动
状态。所有控制寄存器位（ CR0 ， CR1 ，音）将被重置。该
CLK引脚的输出将被设置为晶振频率。内部
用一个电容， VDD下拉电阻允许上电复位。
CLK
1
O
INT
17
O
RD
RESET
14
25
I
I
4
73K222AL
V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器
并行微处理器接口
（续）
名字
WR
28-PIN
13
TYPE
I
描述
写。低这一通知73K222AL数据可在
AD0 - AD7写入到内部寄存器中。数据被锁存的
上升沿
WR 。
没有数据写入，除非
WR
和锁存
CS
是低的。
串行微处理器接口
A0-A2
数据
-
-
I
I / O
注册地址选择。这些线进行寄存器地址和
应该是在任何读或写操作有效。
串行控制数据。对于一个读/写操作数据被移入或移出
在外部时钟引脚的下降沿。数据流的方向是
由受控
RD
引脚。
RD
低输出数据。
RD
高输入数据。
阅读。在此输入低通知73K222AL的数据或状态
信息正在由处理器读出。的下降沿
RD
信号将启动从寻址寄存器的读。该
RD
信号
必须继续对EXCLK八个下降沿，以便读取所有八个
所引用的寄存器位。读取的数据提供LSB在前。数据
将不会被输出，除非
RD
信号被激活。
写。在此输入低通知73K222AL的数据或状态
信息已移入通过DATA引脚，并提供
用于写入到内部寄存器中。用于写入的正常程序是
此消彼长的数据LSB在前的DATA引脚连续8个下降
EXCLK的边缘，然后以脉冲
WR
低。数据被写在
上升沿
WR 。
RD
-
I
WR
-
I
注：串行控制模式可通过将ALE高和提供
CS
低。在此配置中AD7变
DATA和AD0 ， AD1和AD2成为唯一的地址。请参阅第20页上的时序图。
5
QQ：2881677436 复制
