1．用  途
    时钟信号产生电路。
    2．原  理
    电路如图1.1所示。很多电脑中只使用一个时钟信号源，74HC00D而其他频率的时钟信号则通过分频器来实现。时钟信号的频率将决定显示每行显示的字符数。通常每行显示32、40或80个字符。时钟信号频率越高，显示的字符数量就越多。这个时钟脉冲发生器频率以2:3的比例进行转换，转换控制是同步的，由此保证了转换后输出信号相位准确。T．、X，（谐振频率为27MHz的三次泛音晶体）、C，和L，、C：回路组成振荡器，L2、L。和C。谐振在二次谐波上，输出信号的频率是54MHz，随后经Tz整形后作为FF．的时钟脉冲。双JK触发器FF，和FF2组成环形计数器，分频系数随T。状态而变化。

         
    当T3导通时，FF，的J端为逻辑高电平，输出脉冲频率是27MHz(54÷2);当T。截止时，FF，的J端与FF。的Q端电位相同，输出脉冲频率是18MHz(54÷3)。因此输出频率分别为18MHz和27MHz的信号。若用基波晶体取代原来的泛音晶体，振荡电路要做适当的改动，去掉Li、C：回路（短路），C．=lOOpF，C3 =lOOpF。