位置:51电子网 » 技术资料 » 音响技术

右移位寄存器电路原理图

发布时间:2013/5/10 20:17:41 访问次数:3664

    图7-3是右移位寄存器电AD8057ARTZ-REEL路原理图。它也是由四个D触发器构成的,只是接法不同,而且输入数据Di是加到左边第一位的输入端D上。

         
    图7-3右移位寄存器电路原理图
    根据前面的分析可知,当Di =1时,随着时钟脉冲而产生的逐步位移过程如下:
    CP脉冲上升沿未到时,Q=OOOO
    第一个脉冲上升沿到来时,Q=1000
    第二个脉冲上升沿到来时,Q=1100
    第三个脉冲上升沿到来时,Q一1110
    第四个脉冲上升沿到来时,Q=ll11
    由此可见,在右移寄存器中,每个时钟脉冲都要把所储存的各位向右移动一位。
    除了左移寄存器和右移寄存器外,还有既能左移又能右移的双向移位寄存器,它的工作原理大致上相同,只不过连接和控制的方法更为复杂一些,在此就不作介绍了。
    移位寄存器的特点及常用型号
    移位寄存器从逻辑结构上看,它有以下两个特征:
    (1)移位寄存器的位数是由寄存单元的个数决定。为了完成不同的移位功能,每个寄存单元的输出与其相邻的下一个寄存单元的输入之间的连接方式也不同。
    (2)所有寄存单元共用一个时钟。在公共时钟的作用下,各个寄存单元的工作是同步的。每输入一个时钟脉冲,寄存器的数据就顺序向左或向右移动一位。
    CMOS移位寄存器常用型号见表7-1。表7-1    CMOS移位寄存器常用型号

              

    图7-3是右移位寄存器电AD8057ARTZ-REEL路原理图。它也是由四个D触发器构成的,只是接法不同,而且输入数据Di是加到左边第一位的输入端D上。

         
    图7-3右移位寄存器电路原理图
    根据前面的分析可知,当Di =1时,随着时钟脉冲而产生的逐步位移过程如下:
    CP脉冲上升沿未到时,Q=OOOO
    第一个脉冲上升沿到来时,Q=1000
    第二个脉冲上升沿到来时,Q=1100
    第三个脉冲上升沿到来时,Q一1110
    第四个脉冲上升沿到来时,Q=ll11
    由此可见,在右移寄存器中,每个时钟脉冲都要把所储存的各位向右移动一位。
    除了左移寄存器和右移寄存器外,还有既能左移又能右移的双向移位寄存器,它的工作原理大致上相同,只不过连接和控制的方法更为复杂一些,在此就不作介绍了。
    移位寄存器的特点及常用型号
    移位寄存器从逻辑结构上看,它有以下两个特征:
    (1)移位寄存器的位数是由寄存单元的个数决定。为了完成不同的移位功能,每个寄存单元的输出与其相邻的下一个寄存单元的输入之间的连接方式也不同。
    (2)所有寄存单元共用一个时钟。在公共时钟的作用下,各个寄存单元的工作是同步的。每输入一个时钟脉冲,寄存器的数据就顺序向左或向右移动一位。
    CMOS移位寄存器常用型号见表7-1。表7-1    CMOS移位寄存器常用型号

              

相关技术资料
5-10右移位寄存器电路原理图

热门点击

 

推荐技术资料

基准电压的提供
    开始的时候,想使用LM385作为基准,HIN202EC... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!