我们注意到照片9.3和照片9.4中JFET在lOOkHz高频SN74HC244N下可以进行开关动作，没有出现什么问题。如照片8.5所示，由于电荷存储效应，当双极晶体管截止时会出现时间滞后的问题。为了能够高速开关，必须追加加速电容或者进行肖特基箍位。
    FET是电压控制器件，它通过加在栅极上的电压控制器件的特性（双极晶体管是电流控制器件），所以不会发生因基区中电子（也就是基极电流）引起的电荷存储效应。因此在开关应用中FET的开关速度比双极晶体管快。
    设计JFET开关电路时应该注意的问题
    在双极晶体管开关电路中，设计电路常数或电路构成（达林顿连接等）时要考虑到器件的对于FET来说，由于没有栅极电流流动，所以没有必要这样考虑（也不怎么有必要考虑gm）。但是JFET器件具有耗尽特性，漏极电流最大不能超过IDSS，所以必须注意漏极电流的设定。
    作为电路中使用的JFET，所选择器件的漏极一源极间的耐压应该大于电源电压，IDSS应该大于FET导通时流过的漏极电流（电源电压除以RD的值十从输出端提供给外部的电流）。
    还应该注意当输入信号（栅极电压）相对于源极为OV时器件导通，超过夹断电压VP时截止。当然，输入信号的电位必须确保栅极一沟道间的二极管通常处于截止状态。
    RG（参见图9.1、图9.2）的作用是保证输入端开路时FET的栅极固定在GND电平，所以取多大的值都可以。但是RG值就是电路的输入阻抗，所以应该注意如果Rc值过于小的话，电路的输入阻抗也会变小。在图9.1、图9.2的电路中为了提高输入阻抗，设定RG =lMfl。