AN221E04 FPAA的封装和框图如图19. 11所示。

                 
    这个组件包含四个CAB且以2×2矩阵数组的形式表示，包括连接逻辑、初始程序和可重复结构化的装置。
    当你设计FPAA时，数据将可以经由结构接口(configuration interface)连接到每一个CAB，并存入随机存储器(RAM)的芯片中。当旧的结构在行中时，记忆体允许加载重复的结构化。屏蔽式随机存储器(shadowRAM)储存新的结构化数据时，并没有与现有的结构分开，直到适当的时间，宦将被转换成结构化(configura-tion) RAM。结构化RAM则储存目前的结构化数据。当FPAA工作在某一个系统时，并没有与现有的结构分开，这允许任何改变或调整来完成电路设计。这就称为动态重复结构化(dynamic reconfiguration)。
    当执行FPAA程序时，结构化数据(configuration data)可以从计算机发展软件产生。结构化数据也可以由储存了结构化数据的外部EPROM产生，或通过微处理器来控制，就称为主处理机(host processor)，这将嵌入到FPAA操作系统中。FPAA可以产生它自己的内部频率，或者接收外部的频率信号。可以由内部产生DC电压，供需要参考电压的一些电路使用。
    在FPAA中的查询表(look-up table)是一种可以储存事先决定的结构功能数据的记忆体。它可以储存256字节空间的数据（一个字节等于8个位）。每一个位元组具有特定的地址。一个8位的地址码可以由CAB中的特定计数器或SAR-ADC( successive -approximation register-ADC)逻辑来产生。
    模拟输入信号经可结构化输入及输出单元连接到此元件。ITR8307-TR8输出信号可似透过输入及输出单元来传送。一个I/O单元可以接收差动或共模的输入信号，并且能包含可编程滤波器及放大器，如此可以改善输入信号的质量。