以微处理器(MPU)和微控制器（MCU，又称单片机）为核心的电子系统，具有结构简单,修改方便，通用性强的突出优点，适合于系统比较复杂，时序状态比较多的应用场合，其设计流程如下。  AB01859ACAA    
    (1)确定任务，完成总体设计
    确定系统功能指标，编写设计任务书；确定系统实现的硬件与软件子系统划分，分别画出硬件与软件子系统的方框图。
    (2)硬件、软件设计与调试
    按模MPU/MCU、软件设计，力求标准化、模块化，可靠性高和抗干扰能力强，选择合适类型的MPU/MCU，特别注意MPU/MCU的位宽是8位、16位或32位，以便选择相应的外围(3)器件。当然，还要有开发系统和测试仪器，以便进行硬件和软件的调试。
    (3)系统总调、性能测试
    将调试好的硬件和软件装配到系统样机中，进行整机总体联调。若有问题，则还需回到上一步重新检查。在排除硬件和软件故障后，可进行系统的性能指标测试。
    以PLD为核心的电子系统设计流程图如图I.l所示。由图可见，其设计流程与以标准数字集成电路为核心的电子系统设计流程相似，下面仅就不同部分进行阐述。

(二)通过EDA软件进行设计输入
    PLD的设计软件很多，通常这些软件都可以用原理图输入、HDL语言描述（包括AHDL、Verilog HDL和VHDL）、EDIF网表输入及波形输入等几种方式。
    (2)选择器件
    对于PLD而言，器件选择主要是考虑选用CPLD还是FPGA的问题。除此以外，对具体芯片的选择，还应有如下考虑。 ①芯片的速度。PLD产品通常有高速系列和低速系列，每个系列中还分成许多等级，应先根据设计的要求确定合适的系列或等级。一般情况下，对于CPLD，可直接按照手册上的参数选取；对于FPGA，因延时不可预测，还应留有一定的裕量。
    ②芯片的规模。应先对要完成的电路或系统所需的设备量进行估计，如大致计算一下所用的触发器的个数，并据此选择合适的芯片型号。须注意：对CPLD内部资源的使用通常不得超过80%，否则布线很难通过。一般情况下，对CPLD资源的利用率在50%左右为最佳；而对于FPGA．同样因为对内部安排更难掌握，所以还要放宽。
    ③1/O数与器件封装。应先对所需完成的电路或系统所需的引脚数进行统计，并据此选择合适的芯片型号。复杂系统所需要的引脚数往往很多，而不同封装的芯片，其引脚数是确定的，在选择时仍然需要留出一定的裕量。因为，在设计过程中常常会因方案考虑不周或其他原因而需要增加系统的端口。在封装形式上也要加以考虑，常用封装形式有PLCC、TOFP、POFP、RQFP、PGA等，其中PLCC的引脚数较少，但可以使用插座。也就是说，在使用过程中，如果芯片损坏，可以方便地更换。引脚数大于100的必须使用其他封装形式，这些封装形式都属于表面贴装，一般需专门的设备才能焊在印制板上，如有损坏通常不易更换，所以在确定方案时应慎重，必要时可将一个系统用数块芯片实现。

    (3)设计编译
    设计编译主要是将设计输入的原理图、语言描述、网表等转化为PLD开发软件内部的各种文件、适配、逻辑的综合、器件的装入、延时信息的提取等。
    (4) PLD时序和功能仿真
    功能仿真可以用来验证设计项目的逻辑功能是否正确。时序仿真则将编译产生的延时息力口入到设计中，进行布局布线后的仿真，这是与实际器件工作时情况基本相同的仿真。
    (5)器件编程
    器件编程是指将器件插在系统目标板上，由编程软件通过下载电缆直接对器件编程的方法（器件编程又称烧录）。除了单独编程，CPLD/FPGA器件都具有在系统编程的接口，如JTAG接口等。
    (6) PLD在线调试
    调试的目的是检查编程的信息是否正确，如测试无误，即可将PLD器件加入到系统总体调试中。  AB16C540-205