eCAN总线模块的位时间（Bit-Timing）配置
发布时间:2009/1/13 0:00:00 访问次数:1480
can协议规范将位时间分成4个不同的时间段，如图所示。
sync_seg 该段用来同步总线上的各节点，在该段内需要一个边沿。本段总是一个time quantum（tq）。
prop_seg 该段用来补偿网络内的物理延时。它是信号在总线上传播时间和的2倍，输入比较延时和输出驱动延时。该段在1～8 time quanta（tq）之间可编程。
phase_seg1该项用来补偿上升沿相位错误，在1～8 time quanta（tq）之间可编程，并且可以被重新同步延长。
phase_seg2该项用来补偿下降沿相位错误，2～8 time quanta（tq）之间可编程，并且可以被重新同步缩短。
图 can位时间长庋
在ecan模式下，can总线上位的长度由参数tseg1（btc.6～3）、tseg2（btc.2～0）和brp（btc.dj～16）确定。can协议定义prop_seg和phase_seg1结合构成tseg1；tseg2定义了phase￣seg2时间段的长度。ipt（信息处理时间）相当于位读取操作所需要的时间，ipt等于2倍的tq。
在确定位时间段时，必须满足下列位时间选择规则：
●tseg1（min）≥tseg2；
●ipt≤tseg1≥≥6tq；
●ipt≤tseg2≤8tq；
●ipt＝3／brp（较接近3／brp的整数值作为ipt的结果）；
●itq≤sjw min［4 tq，tseg2］（sjw为同步跳转宽度）；
●为使用3次采样模式，必须选择brp≥5。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
can协议规范将位时间分成4个不同的时间段，如图所示。
sync_seg 该段用来同步总线上的各节点，在该段内需要一个边沿。本段总是一个time quantum（tq）。
prop_seg 该段用来补偿网络内的物理延时。它是信号在总线上传播时间和的2倍，输入比较延时和输出驱动延时。该段在1～8 time quanta（tq）之间可编程。
phase_seg1该项用来补偿上升沿相位错误，在1～8 time quanta（tq）之间可编程，并且可以被重新同步延长。
phase_seg2该项用来补偿下降沿相位错误，2～8 time quanta（tq）之间可编程，并且可以被重新同步缩短。
图 can位时间长庋
在ecan模式下，can总线上位的长度由参数tseg1（btc.6～3）、tseg2（btc.2～0）和brp（btc.dj～16）确定。can协议定义prop_seg和phase_seg1结合构成tseg1；tseg2定义了phase￣seg2时间段的长度。ipt（信息处理时间）相当于位读取操作所需要的时间，ipt等于2倍的tq。
在确定位时间段时，必须满足下列位时间选择规则：
●tseg1（min）≥tseg2；
●ipt≤tseg1≥≥6tq；
●ipt≤tseg2≤8tq；
●ipt＝3／brp（较接近3／brp的整数值作为ipt的结果）；
●itq≤sjw min［4 tq，tseg2］（sjw为同步跳转宽度）；
●为使用3次采样模式，必须选择brp≥5。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
上一篇：eCAN总线模块的初始化步骤
相关技术资料- 4-30高通舱驾融合控制器SA8775P SoC
- 4-30Oryon CPU、Adreno GPU核心模块技术
- 4-30骁龙Snapdragon Ride平台应用探究
- 4-30LED驱动器、隔离驱动器市场应用前景
- 4-30MemryX MX3 AI 芯片应用简介
- 4-30信号链和电源管理芯片市场应用详解
- 4-293kV SBD嵌入式SiC MOSFET模块应用概述
- 4-29工业用GaN晶体管产品系列CoolGaN G5研究
- 4-29全球首款集成SBD（肖特基二极管）详解
- 4-29NVIDIA DRIVE Thor SoC芯片数据参数设计
- 4-29Orin-X芯片L4级全场景解决方案
- 4-29全球首发新一代Robotaxi探究
- 相关IC型号
公网安备44030402000607
