闪速存储器的基本存储器单元结构如图1所示。一眼看上去就是n沟道的mosfet那样的东西，但又与普通的fet不同，特点是在栅极（控制栅）与漏极／源极之间存在浮置栅，闪速存储器利用该浮置栅存储记忆。

图1 闪速存储器的单元结构

　　浮置栅被设计成可以存储电荷的构造，栅极及主板利用氧化膜进行了绝缘处理，一次积累的电荷可以长时间（10年以上）保持。当然，如果氧化膜存在缺陷，或者由于某种原因使绝缘膜遭到破坏，那么闪速存储器将失去记忆。同时，因为热能必定致使电荷以某概率发生消减，因此数据保存的时间将受到温度的影响。

　　下面，我们将进一步讨论闪速存储器的擦除与写人的原理。

　　我们知道，数据的写人与擦除是通过主板与控制栅之间电荷的注人与释放来进行的。例如，一般的nor闪速存储器在写人时提高控制栅的电压，向浮置栅注人电荷（图2）。而数据的擦除可以通过两种方法进行。一种方法是通过给源极加上＋12v左右的高电压，释放浮置栅中的电荷（smart voltage regulator）；另一种方法是通过给控制栅加上负电压（-10v左右），挤出浮置栅中的电荷（负极门擦除法）。各种电压提供方式如图3所示。

图2 闪速存储器的写入操作

图3 闪速存储器的擦除操作

　　图4图示了闪速存储器单元的电压－电流特性。浮置栅的电荷可抵消提供给控制栅的电压。也就是说，如果浮置栅中积累了电荷，则阈值电压（v_th）增高。与浮置栅中没有电荷时的情况相比，如果不给控制栅提供高电压，则漏极－源极间不会处于导通的状态。因此，这是判断浮栅中是否积累了电荷，也就是判断是“1”还是“0”的机制。

　　图4 闪速存储器单元的电压一电流特性变化

　　那么，写入操作是提高了v_th还是降低了v_th呢？根据闪速存储器的类型情况也有所不同。作为传统eprom的一般替代晶的nor以及硅盘中应用的nand闪速存储器，在写入时为高v_th；而and及dinor闪速存储器中，在写人时为低v_th。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）