位置：51电子网 » 技术资料 » EDA/PLD

EDA中的烹调计时器JSQ的设计

发布时间:2008/10/20 0:00:00 访问次数:360

　　烹调计时器jsq为减数计数器，其最大计时时间为59∶59。因此我们可用两个减计数十进制计数器dcnt10和两个减计数六进制计数器dcnt6级联构成。jsq的内部组成原理如图所示。

　　如图 jsq的内部组成原理图

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）



　　烹调计时器jsq为减数计数器，其最大计时时间为59∶59。因此我们可用两个减计数十进制计数器dcnt10和两个减计数六进制计数器dcnt6级联构成。jsq的内部组成原理如图所示。

　　如图 jsq的内部组成原理图

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）



相关技术资料
5-9单电极电容传感器AD7148
5-9​绕线式变压器或扁平平面变压器技术参数应用
5-9​光信号处理芯片 AGC001工作原理
5-9​全球首颗存内计算芯片WTM2101
5-9存内计算芯片工艺制程节点未来发展趋势探究
5-9新型存储介质与神经形态计算解释
5-9​Google Glass Enterprise Edition 2
5-8​集成SOC 驱动芯片 GD30DRE508 系列
5-8ARM Cortex-M7 600MHz 内核​​GD3
5-8​存储、MCU 及模拟芯片应用前景分析
5-8​高倍率磷酸铁锂电池​技术发展趋势
5-8​模块化多电平架构（MMC）应用参数配置
相关IC型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同，EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线：13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功！