应用DSP48E的乘法扩展
发布时间:2008/9/17 0:00:00 访问次数:515
25×18可扩展为26×18或25×19，如图所示，使用一个dsp48e及一个与门可实现此功能。实现方法由下方程表示：
a[25:0]b[17:0]={((a[25:1]×b[17:0])+(a[0] and b[17:1])),(a[0] and b[0])}
可用两个dsp48e实现的最大乘法器为35×25，第1个dsp48e的a输入接a［24∶0］，b输入接为｛0，b［16∶0］)；第2个dsp48e的a输入通过级联路径也接a［24∶0］，而b输入接为(0，b［3417］)。
第1个dsp48e单元的输出通过17位移位的pcin路径接入第2个dsp48e的加法器，第1个dsp48e产生最终乘积的低17位；第2个dsp48e产生最终乘积的［59.17］位。更大的乘法器可用一个dsp48e多周期的方式实现，或者用多个dsp48e在一个周期实现，如下表所示。
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
25×18可扩展为26×18或25×19，如图所示，使用一个dsp48e及一个与门可实现此功能。实现方法由下方程表示：
a[25:0]b[17:0]={((a[25:1]×b[17:0])+(a[0] and b[17:1])),(a[0] and b[0])}
可用两个dsp48e实现的最大乘法器为35×25，第1个dsp48e的a输入接a［24∶0］，b输入接为｛0，b［16∶0］)；第2个dsp48e的a输入通过级联路径也接a［24∶0］，而b输入接为(0，b［3417］)。
第1个dsp48e单元的输出通过17位移位的pcin路径接入第2个dsp48e的加法器，第1个dsp48e产生最终乘积的低17位；第2个dsp48e产生最终乘积的［59.17］位。更大的乘法器可用一个dsp48e多周期的方式实现，或者用多个dsp48e在一个周期实现，如下表所示。
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
相关技术资料- 5-15高性能全局快门图像传感器SC533HGS
- 5-15 I2C 接口 PmBUS 及 OTP/MTP 存储器
- 5-15处理器核心电源 Intelli-Phase（单片DrMOS）
- 5-15业界首款全自研高性能RISC-V服务器芯片
- 5-15数字恒定导通时间控制模式（COT）
- 5-15Power Management Buck/降压转换
- 5-15Quiet Switcher技术 (QSTTM)集成驱动 MOSF
- 5-14高精度智能磁性传感器芯片KTM5900
- 5-14新一代全光纤工业光总线技术应用前景
- 5-14通感控一体全光网芯片TS-PON Gen2
- 5-14Sub-GHz/Wi-SUN 收发器技术参数设计
- 5-14低功耗 8 位和 16 位微控制器（MCU）
- 相关IC型号
公网安备44030402000607
