双击对应的空格可以在弹出的对话框中设置offset约束，如图1和图2所示。

　　图1 设置offset参数及约束的覆盖范围

　　图2 pad to pad参数及约束的覆盖范围

　　在【source】窗格中选中【port】选顶，在右边边窗格中就可以对具体的某一个i/o设占pad to semp或clock to pad，即offet in和offet out约束，如图3斫示．

　　田3 引脚的约束参数设置及覆盖范围

　　在【source】窗格中选屮【advced】下面的选顼时 可以在右边窗格中没置一些针对分细的高级约束，如图4所示，比如源同步接口的输入偏移约束、多周期约束和时序无关约束等。

　　图4 分组高级约束参数设置及覆盖范围

　　在【source】窗格中选中【group constraints 】选项，右边窗格中会显示当前ucf文件中己有的分组。右单击约束内容，可以选择注销或删除该约束，如图5所示。

　　图5 分组约束管理窗口

　　在group constraints下面的条目中可以可以选择根据不同的方式生成分组，如选择根据dcm输出信号来分组，可以先在【source】窗格中选中【by dom output】选项，然后双击右边编辑窗口的空格会弹出设置窗口，如图6所示。在列出的dcm输出端口中选择要分组的dcm output，单击“add”按钮，单击“ok”按钮完成分组。

　　在【source】窗格中展开miscellaneous目录，可以设置其他约束，如图7所示。“createarea groups from time groups”是用来把若干时钟域的逻辑定义成一个时序分组，将来方便在floorplanner或pace中对这个组做区域位置约束。

　　图6 分组中的约束参数设置窗口

　　图7 分组中的miscellaneous约束参数设置窗口
　　“nets to use low skew resources”是用来指导实现工具把指定网络用low skew line来布线的约束，这种约束适用于sparten－ii、vertex和vertex－e等系列成熟器件。这些器件中除了4个全局时钟线以外，还有24条low skew line。

　　“asynchronous registers”是指导工具将指定寄存器map或异步寄存器的约束，它只适用于d或ce是异步输入的寄存器或锁存器。这个约束可以改善timing simulation的结果，阻止x状态的继续传播。在时序违规的情况下，寄存器的输出不再是不定态，而是保留上一个值。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）