xilinx的所有fpga器件都基于sram的内部结构，因此为在每次fpga加电后开始工作之前必须将配置数据加载到器件内部的sram中，这个过程称为“配置”。(configuration)。配置完成之后，fpga复位其寄存器，使能各个输刀输出引脚，器件即可实现设计者要求的逻辑功能。

　　1．配置电平和接口标准

　　virtex-4、virtex-5和spartan-3系列器件增加和修改了一些与配置有关的专用引脚，这些专用引脚如下。

　　(1)vccaux辅助电源：在virtex-4、virtex-5、spartan-3及spartan-3e器件中，vccaux为2.5 v；在spartan-3a及spartan-3adsp中，vccaux可以是2.5 v或是3.3 v；在spartan-3an中，vccaux是3.3 y。

　　(2)专用控制信号hswap en脚：当hswap en为低时，在配置期间所有用户输入／输出(i/0)脚将被上拉(pull-up)。默认值为高(内部上拉)，即配置期间关闭用户i/o脚的内部上拉功能。

　　(3)配置时钟(cclk)引脚：cclk引脚根据配置模式的不同，既可以是输入，也可以是输出。

　　(4)配置完成状态输出(done)：当done为高时，表示成功完成配置；否则为配置失败。done引脚通常需要外部上拉电阻，上拉电阻的大小与所需的驱动电流有关，一股情况下为330ω。

　　(5)允许配置或配置复位(prog_b)信号：低电平有效，即当将该引脚拉低后，将复位内部的配置寄存器；当恢复高电平时，开始配置，直到done为高结束配置。

　　(6)模式控制引脚mo、m1及m2：决定fpga的配置模式。

　　(7)边界扫描模式信号引脚：包括数据输入脚(tdi)、数据输出(tdo)、状态和控制(tms)，以及jtag方式配置时钟(tck)。

　　这些专用配置和边界扫描引脚在virtex-4和vitex-5的器件中由vcc00供电，在spartan-3中用vccaux辅助电源为这些信号脚提供电源，所以这些配置引脚的上拉应该对应拉到对应的vcco0和vccaux。这些专用配置引脚只能用于器件的配置，不能用于其他目的。

　　spartan-3器件的配置还有一些需要注意的地方，专用引脚的处理与上述的相同，但最大允许电流为10 ma。而对于多功能(复用)的配置引脚，如init b、dout、busy、rdwr b、cs-b及din／do～d7使用时需要特别注意，这些引脚根据所处的物理位置分别采用bank4(vcco-4)和bank5(vcco_5)的电源；当使用串行模式配置时，其配置的信号引脚仅依靠bank4(vcco_4)的电源；当使用并行和回读(readback)模式时，需要bank4(vcco_4)和bank5(vcco_5)的电源。因为通常我们的配置接口会是3.3 v，因此如果使用spartan-3，spartan-3e的器件的话，为了使这些信号能够适应3.3 v电平的配置环境，需要增加几个外部限流电阻，最大为330ω。为了达到这个目的，需要对专用配置引脚增加限流电阻，如图所示。

　　图 增加限流电阻参考电路

　　图中的r为限流电阻，vr为限流电阻上的压降，ir．为流过限流电阻的电流，vpad为输入引脚的电压，vin为输入信号电压，vd为器件内部钳位二极管的饱和电压。

　　限流电阻的计算和如下。

　　vpad的最高输入电压为3.75v，并且钳位二极管的最大电流为10 ma。

　　要求：vin=3.3v而vccaux=2.5v，此时钳位二极管导通。

　　输入引脚的电压为：vpad＝vccaux＋vd＝2.5v＋0.5v＝3.0v

　　限流电阻为：r＝(vd－vpad)／ir＝(3.3v－2.5v－0.5v)／10ma＝30ω

　　由上面的计算得出，如果需要将spartna-3器件的bank4(vcco_4)和bank5(vcco_5)的电源接3.3 v的话，需要在所有3.3 v驱动的专用配置引脚串联最小30ω的电阻。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）