视频电子标准组织（ｖｅｓａ）不久前正式发布了ｄｉｓｐｌａｙｐｏｒｔ标准的１．０版本。ｖｅｓａ对这个标准有着宏伟的蓝图，即一统纷繁复杂的数字多媒体接口标准领域。

　　在ｄｉｓｐｌａｙｐｏｒｔ之前，数字多媒体接口标准经历了多次纷争，逐渐形成了外部连接（ｂｏｘ－ｔｏ－ｂｏｘ）与内部连接（ｃｈｉｐ－ｔｏ－ｃｈｉｐ）两块相互独立的阵地。在外部连接方面，ｐｃ已有ｄｖｉ；而ｃｅ方面也有方兴未艾的ｈｄｍｉ；至于内部连接则是约定俗成的标准——ｌｖｄｓ。既然ｄｉｓｐｌａｙｐｏｒｔ力求一统，那它究竟有哪些先进之处呢？下面，分别从链路层、物理层、内外部接头三方面来详细阐述ｄｉｓｐｌａｙｐｏｒｔ的技术特点，最后结合ｐｃ和ｃｅ应用来论述它的优势。

　　ｄｉｓｐｌａｙｐｏｒｔ概述

　　ｄｉｓｐｌａｙｐｏｒｔ由三部分组成，分别为主链路、辅助通道和热插拔信号检测（ｈｐｄ）。其中，主链路是一条单向、高带宽、低延时的传输链路，用于传输无压缩的时钟同步视频、音频流；辅助通道是一条双向通道，用于传输状态信息、控制命令等；热插拔信号则实现了终端设备（ｓｉｎｋ　ｄｅｖｉｃｅ）中断请求（如图１所示）。

　　１．　主链路的构成

　　主链路实际由４条线路（ｌａｎｅ）组成，每一条线路都是一对差分线。根据实际需要，ｄｉｓｐｌａｙｐｏｒｔ可以分别使用１、２或４条线路。每一条线路都支持两种传输速率：２．７ｇｂｐｓ或１．６２ｇｂｐｓ，４条线路则可以实现最高１０．８ｇｂｐｓ的传输速率，在相同的线路数下ｄｉｓｐｌａｙｐｏｒｔ比ｄｖｉ快２．２倍。

　　在这种高带宽的支持下，ｄｉｓｐｌａｙｐｏｒｔ可以满足各种多媒体、特别是视频应用的需求。任何色深（ｃｏｌｏｒ　ｄｅｐｔｈ）、解析度和画面刷新频率（ｒａｔｅ）都可以自由转换。例如，使用２．７ｇｂｐｓ的传输速率，ｄｉｓｐｌａｙｐｏｒｔ可以支持最高视频分辨率如下：

　　１．　１２ｂｐｃ　ｙｃｂｃｒ　４：４：４（３６ｂｐｐ），１，９２０×１，０８０ｐ＠９６ｈｚ

　　２．　１２ｂｐｃ　ｙｃｂｃｒ　４：２：２（２４ｂｐｐ），１，９２０×１，０８０ｐ＠１２０ｈｚ

　　３．　１０ｂｐｃ　ｒｇｂ（３０ｂｐｐ），２，５６０×１，５３６＠６０ｈｚ

　　值得注意的是，每一条线路都是数据线，这意味着ｄｉｓｐｌａｙｐｏｒｔ没有单独的时钟通道。实际上，ｄｉｓｐｌａｙｐｏｒｔ在主链路上采用的是ａｎｘｉ　８ｂ／１０ｂ编码，时钟信号是从数据流中提取出来的。这个区别于ｄｖｉ和ｈｄｍｉ的特点，大大降低了ｄｉｓｐｌａｙｐｏｒｔ产品ｅｍｉ设计的难度。同时，由于ｄｉｓｐｌａｙｐｏｒｔ传输线路采用的是交流耦合，发送端和接收端有不同的共模电压，这使芯片可以拥有更小的特征尺寸（如６５ｎｍ），也大大方便了ｄｉｓｐｌａｙｐｏｒｔ与其它新兴高速数字接口（如ｐｃｉ　ｅｘｐｒｅｓｓ）连接、耦合。

　　图１：ｄｉｓｐｌａｙｐｏｒｔ接口的传输层架构

　　２．　辅助通道

　　辅助通道由一对交流耦合差分线组成的双向、半双工通道。其中，源端设备为主、终端设备为从。所有的通信都必须由源端设备发起，终端设备也可以通过热插拔信号来提出通信请求。辅助通道在１５米的传输距离上提供１ｍｂｐｓ的传输速率，同时对传输延时做了严格要求：通信必须在５００ｕｓ内完成。

　　３．　链路层

　　ｄｉｓｐｌａｙｐｏｒｔ分层结构如图２所示。

　　图２：ｄｉｓｐｌａｙｐｏｒｔ接口的分层结构

　　其中，终端设备传输层的ｄｉｓｐｌａｙｐｏｒｔ配置数据（ｄｐｃｄ）描述了该设备的能力。同时，ｄｐｃｄ还存储了链路的相关信息，如链路是否同步等。

　　链路层主要实现两项功能：时钟同步数据流传输服务和链路与设备服务。其中，时钟同步数据流传输服务保证了视频、音频数据流通过一定的规则从主链路传输到终端，以使终端设备能够正确地恢复和识别原始数据和时钟信号；链路与设备服务通过读取终端设备ｄｐｃｐ和ｅｄｉｄ，识别其工作能力和状态，分别在链路级和设备级配置和维护传输。ｄｉｓｐｌａｙｐｏｒｔ的链路层的主要特点是微封包架构（ｍｉｃｒｏ－ｐａｃｋｅｔ　ａｒｃｈｉｔｅｃｔｕｒｅ）传输。

　　４．　微封包架构传输

　　在ｄｉｓｐｌａｙｐｏｒｔ的主链路上，所有的视频、音频数据流都被打包为微封包，这些微封包被称为传输单元。每一个传输单元都由６４个码组成。如果被传输的数据流小于６４个码，ｄｉｓｐｌａｙｐｏｒｔ会自动将它补足为６４个。使用微封包传输使数据完整性得到了大大