非易失性并行存储器的应用

发布时间:2008/9/1 0:00:00 访问次数:966

　　１引言

　　半导体存储器通常在电路中用于存放程序或数据。在长期的电路实践中，笔者发现，通过向非易失性（即掉电不会丢掉所存数据）并行存储器的存储单元写入特定的数据，并合理地安排并行存储器的地址线（ａｎ）、数据线（ｄｎ）和使能（ｃｅ）、门控（ｏｅ）控制线引脚的功能，可以非常巧妙地将其作为组合逻辑芯片使用，大大简化了电路的硬件设计。尤其在存储器价格相当低廉的今天，合理、巧妙地使用非易失性并行存储器，不仅可以简化电路、方便调试、提高可靠性，还能有效地降低研发成本。本文将对非易失性并行存储器作为多功能组合逻辑和时序逻辑芯片进行研究探讨。如果没有特别指出，文中提到的存储器均指非易失性并行存储器。

　　在数字电路设计中，我们常常希望有某个特定功能的芯片，而市场上很难找到甚至没有芯片能提供所需要的功能。这时，一个切实可行的办法就是采用可编程逻辑器件（ｐｌｄ）定制功能，这里讨论用存储器法实现。这种方法很容易推广到其它容量和类型的非易失性并行存储器，如ｅｐｒｏｍ、ｅｅｐｒｏｍ、ｆｌａｓｈ等。即使以后推出新型工艺的非易失性存储器芯片，只要是并行输入／输出的，存储器法都适用。

　　２用ｅｐｒｏｍ２７６４（８ｋ×８）实现的几种电路

　　２１将２７６４作为十六进制－七段数码管译码驱动器

　　数字电路中经常需要十六进制七段数码管译码驱动芯片。已知的７４ｌｓ４８、７４ｌｓ２４８等芯片由于只是ｂｃｄ码－七段数码管驱动器，都不能正确显示十六进制ａ～ｆ，如用门电路设计，虽然理论上可行，但所需芯片太多，接线过于复杂，而用存储器实现却很方便，并可自由选择共阴或共阳译码输出。限于篇幅，略去２７６４作为十六进制七段数码管译码驱动器（包括　７４ｌｓ４８）的真值表。

　　对２７６４编程写入真值表中的数据，仅使用１６个地址单元（ａ３～ａ０：００００～１１１１）就能实现基本的十六进制数到七段数码管显示的共阴译码功能。如果要驱动的七段数码管是共阳的，只要将写入２７６４的数据与ｄ６－ｄ０取反即可。我们只用了２７６４存储器８位字长中的７位，未用的ｄ７可根据电路具体需要用于小数点显示或其它功能。

　　为了使这个译码驱动器能满足各种场合的需要，我们引入“共阳／共阴选择”功能，并参照７４ｌｓ４８，添加以下控制引脚：

　　ｃａ／ｃｋ——共阳／共阴选择，为低时芯片作为共阴型译码器；为高时则为共阳型译码器。

　　ｂｉ／ｒｂｏ——灭灯入／下一位无效零消隐输出，低电平时使七段全灭。

　　ｌｔ——灯测试，为低电平且ｂｉ／ｒｂｏ为高时，ａ－ｇ输出全高，即将数码管的七段都点亮，用来测试数码管或芯片好坏；为高时正常译码显示。

　　ｒｂｉ——动态灭灯输入，为低电平且ｌｔ、ｂｉ／ｒｂｏ为高时，输入十六进制０时使数码管不显示，其它十六进制值不受影响（常用于消隐所显示整数部分前面的零）；为高时输入十六进制０不会使数码管消隐。由此再安排真值表（略）。

　　将真值表中的数据按地址写入２７６４，没有用到的高位地址线全部接地，我们就得到了一个功能完整的十六进制－七段数码管译码驱动器，而且功能上兼容７４ｌｓ４８等ｂｃｄ码－七段数码管译码驱动器。图１为其与七段数码管的接线图，图中ｃａ／ｃｋ（２７６４的３脚）应接地，因为数码管是共阴型的。ｒｂｉ、ｂｉ／ｒｂｏ、ｌｔ的意义和接法与７４ｌｓ４８完全一样。

　　不难看出，在２７６４的８ｋ个地址单元中我们仅使用了低端的２５６个。

　　２２将２７６４作为八通道同相／反相器

　　由于电路设计的需要，我们希望有一种芯片提供８位通道，通过一个引脚的电平控制输出与输入是同相还是反相。我们知道，一个异或门是可以控制一位通道正反相的，因而用４重异或门７４ｌｓ８６可以实现希望的功能。但对于８通道来说，就需要２片７４ｌｓ８６。而用１片２７６４就可以实现，先写出８通道同相／反相器的真值表（略），再将真值表中的数据按其地址写入　２７６４，就可以将其作为８通道同相／反相器了。当（２７６４的脚ａ８）接高电平时，输出与输入是同相的；接地时，输出与输入是反相的。用于控制是否输出，高电平时输出为高阻态，它是存储器本来的功能，与写入的数据无关。图２为其引脚接法。实现８通道同相／反相器用了２７６４的５１２个低地址单元。

　　２３用２７６４实现十六进制（四位二进制）与ｂｃｄ码的相互转换

　　当输入的十六进制数为０～９（二进制为　００００～１００１）时，输出的两个ｂｃｄ码的高字节总为００００，而低字节与输入的四位二进制相同；当输入的十六进制

　　１引言