数模转换器（ｄａｃ）是非常通用的器件，其能力远远超出电平设置的范畴，而且延伸到通信、视频、音频、电位计和替代可变电阻器、信号合成以及许多其它应用。

　　ｄａｃ的一些技术指标

　　ｄａｃ是最基本最重要的混合信号构建模块，其输出可以是单端，也可以是差分；器件可以是单极性，也可以是双极性的；ｄａｃ的传递函数是线性的，也可以是非线性的，如＇ｌｏｇｄａｃ＇为对数传递函数，主要应用在音频系统中。实际传递函数与理想传递函数的拟合度可以用ｄａｃ的积分非线性或ｉｎｌ来描述，通常有两种表达方法：一种是端点方法，如图１左图所示，另一种是最佳直线的方法，如图１右图所示。即使是简单的σ－δ转换器那样并不呈现微分非线性误差的转换器也都有ｉｎｌ误差，而且这个误差还会影响到杂散和失真的性能。

　　ｄａｃ不仅可以对输入代码产生一个量化输出电平的响应，同时也可以动态产生信号。与ａｄｃ一样，ｄａｃ也是一个采样数据系统，因而遵循奈奎斯特和香农采样定理。

　　此外，建立时间是一个ｄａｃ设计多方面的技术指标。简单的可以理解为从输出电压离开一个具有指定误差范围电平到稳定进入目标误差范围电平的时间。有些制造商定义的建立时间还包括与锁存和开关设置时间相关的寄存器延迟，以及如图２中所示的左侧的死区。前者在使用ｄａｃ产生动态信号时更为有用，而后者对于电平设置的调节很重要。不符合建立时间的时序指标可能会导致性能上的问题。

　　ｄａｃ的架构

　　ｄａｃ的一个基本构建模块是一个简单的开关。图３所示为最简单的电压输出ｄａｃ架构，包括一个ｋｅｌｖｉｎ分压器，温度计式ｄａｃ，全译码器。这种ｄａｃ也可称为电阻串（ｓｔｒｉｎｇ）ｄａｃ。图中所示的是一个３位电阻串ｄａｃ，一般来讲电阻串ｄａｃ不超过８位。对于ｋｅｌｖｉｎ分压式ｄａｃ，由输入代码的改变而产生的开关毛刺相对恒定，与代码在ｄａｃ范围内所处位置无关，因此成为了目前较高分辨率的分段式ｄａｃ的常用构建模块。基准电压是加在阶梯型电阻串的顶部，输入代码确定了开关与电阻串的连接。由于ｃｍｏｓ开关漏电流很小，而且可以实现很高的集成度，因此，电阻串ｄａｃ常采用ｃｍｏｓ制造工艺。

　　如果去掉图３电阻串ｄａｃ最上面的电阻，梯形电阻串的上下两个端点就变成了电位器的两个端点，从而得到数字电位器，电阻串ｄａｃ的输出成为了电位器的抽头。

　　基于ｒ／２ｒ网络的ｄａｃ一直是一种普遍使用的类型，由于２：１比率很低，因此电阻非常容易制造以及微调，如图４所示为一个电压型ｒ／２ｒ阶梯网络ｄａｃ。该架构中每个二进制位在地与基准电压之间切换，其中一个有利的特点是该架构输出阻抗与代码无关，是恒定的。其输出可以为电压，或者是流入虚地的电流。需注意的是，这些开关必须能工作在很大的共模电压范围（从ｖｒｅｆ到地电位）内，而且ｖｒｅｆ端点的阻抗是输入数字量代码的函数，因而必须用低阻抗驱动。

　　对于ｒ／２ｒ阶梯ｄａｃ电流型输出结构，其开关总是工作在地电位。由于这种架构如果使用ｃｍｏｓ开关，则ｖｒｅｆ输入可以有正极性或者负极性。如果把双极性ａｃ输入加到ｖｒｅｆ引脚上，就有４象限乘法，因此可以得到ｖｒｅｆ电压与数字量代码之间乘积的输出，因此这种ｄａｃ架构通常被用于乘法ｄａｃ（ｍｄａｃ）中，可以应用到以数字控制方式对信号进行放大或缩小。

　　如果用电容切换代替电阻或电流源，即为开关电容ｄａｃ或称电荷分配ｄａｃ，如图５所示。其中电容的匹配是用精密光刻技术控制的，并且还另外增加了一些电容和开关出厂前的微调，或者在完成安装之后的系统级自校准调试过程中使用。而该架构的一个缺点是，开关时的瞬态电流注入到模拟输入端，这需要驱动放大器对于这些瞬态电流能够在大约半个转换周期内稳定下来。

　　若干个低分辨率ｄａｃ可以使用＇分段（ｓｅｇｍｅｎｔａｔｉｏｎ）＇技术组合成较高分辨率的ｄａｃ，有许多种方法可以实现这种分段。如图６中（ａ）所示，两个３位电阻串ｄａｃ构成一个完整的６位ｄａｃ，如果采用ｃｍｏｓ工艺，这种ｄａｃ效果很好。其中，最高的几位是用第一个电阻串ｄａｃ实现，而最低的几位用第二个电阻串ｄａｃ实现。而在图６（ｂ）中，低位ｄａｃ是用二进制ｄａｃ构成的。分段法降低了开关毛刺的影响，有助于减少与数字输入有关的ｄｎｌ误差，因此常用于高速ｄａｃ中。