主存储器概述

　　（１）主存储器的两个重要技术指标

　　◎读写速度：常常用存储周期来度量，存储周期是连续启动两次独立的存储器操作（如读操作）所必需的时间间隔。

　　◎存储容量：通常用构成存储器的字节数或字数来计量。

　　（２）主存储器与ｃｐｕ及外围设备的连接

　　是通过地址总线、数据总线、控制总线进行连接，见下图

　　主存储器与ｃｐｕ的连接

　　◎地址总线用于选择主存储器的一个存储单元，若地址总线的位数ｋ，则最大可寻址空间为２ｋ。如ｋ＝２０，可访问１ｍｂ的存储单元。

　　◎数据总线用于在计算机各功能部件之间传送数据。

　　◎控制总线用于指明总线的工作周期和本次输入／输出完成的时刻。

　　（３）主存储器分类

　　◎按信息保存的长短分：ｒｏｍ与ｒａｍ

　　◎按生产工艺分：静态存储器与动态存储器

　　静态存储器（ｓｒａｍ）：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。

　　动态存储器（ｄｒａｍ）：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。

　　静态存储器与动态存储器主要性能比较如下表：

　　静态和动态存储器芯片特性比较

　　ｓｒａｍ　ｄｒａｍ

　　存储信息　触发器　电容

　　破坏性读出　非　是

　　需要刷新　不要　需要

　　送行列地址　同时送　分两次送

　　运行速度　快　慢

　　集成度　低　高

　　发热量　大　小

　　存储成本　高　低

　　动态存储器的定期刷新：在不进行读写操作时，ｄｒａｍ　存储器的各单元处于断电状态，由于漏电的存在，保存在电容ｃｓ　上的电荷会慢慢地漏掉，为此必须定时予以补充，称为刷新操作。

　　２、动态存储器的记忆原理和读写过程

　　（１）动态存储器的组成：由单个ｍｏｓ管来存储一位二进制信息。信息存储在ｍｏｓ管的源极的寄生电容ｃｓ中。

　　◎写数据时：字线为高电平，ｔ导通。

　　写“１”时，位线（数据线）为低电平，　ｖｄｄ（电源）将向电容充电

　　写“０时，位线（数据线）为高电平，　若电容存储了电荷，则将会使电容完成放电，就表示存储了“０”。

　　◎读数据时：先使位线（数据线）变为高电平，当字线高电平到来时ｔ导通，若电容原存储有电荷（　是“１”　），则电容就要放电，就会使数据线电位由高变低；若电容没有存储电荷（　是“０”　），则数据线电位不会变化。检测数据线上电位的变化就可以区分读出的数据是１还是０。

　　注意

　　①读操作使电容原存储的电荷丢失，因此是破坏性读出。为保持原记忆内容，必须在读操作后立刻跟随一次写入操作，称为预充电延迟。

　　②向动态存储器的存储单元提供地址，是先送行地址再送列地址。原因就是对动态存储器必须定时刷新（如２ｍｓ），刷新不是按字处理，而是每次刷新一行，即为连接在同一行上所有存储单元的电容补充一次能量。

　　③在动态存储器的位线上读出信号很小，必须接读出放大器，通常用触发器线路实现。

　　④存储器芯片内部的行地址和列地址锁存器分先后接受行、列地址。

　　⑤ｒａｓ、ｃａｓ、ｗｅ、ｄｉｎ、ｄｏｕｔ时序关系如下图：

　　３、教学计算机的内存储器组成与设计

　　（１）静态存储器的存储原理和芯片内部结构（ｐ２０７）

　　（２）教学计算机内存储器的组成与设计

　　◎地址总线：记为ａｂ１５～ａｂ０，统一由地址寄存器ａｒ驱动，地址寄存器ａｒ只接收ａｌｕ输出的信息。

　　◎控制总线：控制总线的信号由译码器７４ｌｓ１３９给出，功能是指出总线周期的类型：

　　※内存写周期　用ｍｍｗ信号标记

　　※内存读周期　用ｍｍｒ信号标记

　　※外设（接口）写周期　用ｉｏｗ信号标记

　　※外设（接口）读周期　用ｉｏｒ信号标记

　　※内存在工作　用ｍｍｒｅｑ信号标记

　　※外设在工作　用ｉｏｒｅｑ信号标记

　　※写控存周期　用ｓｗａ信号标记

　　◎数据总线：分为内部数据总线ｉｂ与外部数据总线ｄｂ两部分。主要完成计算机各功能部件之间的数据传送。

　　设计总