赛普拉斯(cypress)推出首款也是唯一在单个封装中包括无代码与高级语言编程模式的集成设计环境 psoc designer 5.0。赛普拉斯将psoc express 可视化嵌入式系统设计工具与功能齐全的 psoc designer 软件进行完美结合，创建了一个全新的设计范例。现在用户可以在拖放式可视化设计模式（系统级浏览）下开始项目设计，然后移入 c 语言（芯片级浏览）进行基于代码的设计，以精调并定制他们的项目，而所有这些步骤均可用一个 psoc designer 5.0 工具来完成。

　　除集成 psoc express 功能外，新型 psoc designer 5.0 工具还包括适用于psoc混合信号阵列的功能更强大的 hi-tech c pro 编译器9.61版。该新型编译器包括全新的"lite"模式，设计人员可以免费使用且没有免费编译器通常遇到的时间及代码尺寸的限制。

　　此外，psoc designer 5.0还进行各种升级，致力于提高可用性并确保为嵌入式设计工程师提供最佳工具、端口及元件，从而使他们轻松快捷完成最复杂的设计方案并最大化目标 psoc 器件的效率。这些增强特性包括基于熟知的软件、最好用的图形用户界面。例如，实际上现在每个应用窗口都可以根据需要通过标签界面 (tabbed interface) 或独立的浮动窗口停靠、隐藏或外露于工作区并在多重显示环境中高效利用。

　　psoc designer (www.cypress.com/psocdesigner) 有助于用户充分利用 psoc器件的功能与灵活性。有了系统级与芯片级这两个项目设计模式，用户可以选择以无代码、全代码或两者的任意组合来进行设计。通过在更高的抽象层操作且无需固件开发，系统级项目在数小时或数天内（而不是数周或数月）就可针对目标 psoc 器件实现新设计的创建、仿真与编程。芯片级项目为用户提供了标准外设功能（称作"用户模块"），使他们可以使用灵活的模拟和数字 psoc 模块技术选择、放置并路由至引脚，然后为定制混合信号设计开发固件。对于系统级项目，psoc designer 会自动生成芯片级设计信息及所有固件，但也允许用户添加用户模块以及用 c 语言或汇编语言编程时所需的其它功能。

　　这种功能强大、简便易用的集成开发环境 (ide) 不仅配套提供预配置、预定义的嵌入式外设功能（称作用户模块），而且还以"帮助"对话框、下拉菜单及其他图形用户界面辅助的形式提供广泛的用户支持。用户模块采用可配置的 psoc 器件创建计数器、定时器、调制解调器、模拟转换器（包括 adc 与 dac）、通信链路（如 uart、spi 与 i2c）、比较器、可编程增益模块、滤波器以及引导加载器等多种有用功能块。每个用户模块都包含硬件配置数据、启动代码，根据需要提供中断服务程序以及一系列应用程序接口 (api)。这些 api 软件函数可即时控制用户模块的所有方面。这种创新方案使设计人员无需经过数周乃至数月的繁杂数据表搜索、冗长的低级编码以及重复性故障调试就能获得功能齐全的定制产品。

　　psoc器件采用一种针对嵌入式控制设计的高度可配置片上系统架构，可提供基于闪存的、与现场可编程专用集成电路（asic）等效的电路，而无需提前期（lead-time）或一次性非重复费用（nre）的损失。psoc器件集成了通过一个片上微控制器进行控制的可配置模拟和数字电路，提供更强大的设计修改功能，并进一步减少元件数量。psoc器件包括最大32kb的闪存、2kb的sram、一个带有32位累加器的8x8乘法器、电源和睡眠监控电路，以及硬件i2c通信。

　　灵活的psoc资源令设计人员可以在设计、确认、生产过程中现场进行基于固件的改动，从而防止产品过时。psoc独一无二的灵活性大大缩短了设计周期，从而可以实现临上市前的最新性能改进。所有的psoc器件都是可动态重配置的，使得设计人员能够随意在运行过程中改变内部资源形式，使用较少的元件完成既定任务。

　　易用的开发工具让设计人员能够选择可配制程序库元素来提供模拟功能（如放大器、adc、dac、滤波器和比较器），以及数字功能（如定时器、计数器、pwm、spi和uart）。psoc系列器件的模拟性能包括轨至轨输入、可编程增益放大器和分辨率高达14位的adc，以及超低的噪声、输入漏电流和电压偏移。

　　单个psoc器件可集成多达100个外围部件，在提高系统质量的同时，节省客户的设计时间，缩减板级空间和功耗，并使系统成本降低5美分-10美元之多。