打个简单的比方，在宏观世界里，广播、电视的信号，都是靠天线收集的，
在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导体，就象是
一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线
越长，收集的电荷也就越多，当电荷足够多时，就会放电。

那么，哪里来的这么多的游离电荷呢？ic现代制程中经常使用的一种方法
是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的
能量，然后将这种物质刻蚀在wafer上，从而形成某一层。理论上，打入
wafer的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是
成对出现，但在实际中，打入wafer的离子并不成对，这样，就产生了游离
电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这
种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量
减小的。

这些电要放到哪里去呢？我们知道，在cmos工艺中，p型衬底是要接地
的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就
会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还
是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲，
最容易遭到伤害的地方就是gate oxide。

通常，我们用“antenna ratio”来衡量一颗芯片能发生“antenna effect”的几
率。“antenna ratio”的定义是：构成所谓“天线”的导体（一般是metal）
的面积与所相连的gate oxide的面积的比率。这个比率越大，就越容易发生
antenna effect。这个值的界定与工艺和生产线有关，经验值是300：1。我们
可以通过drc来保证这个值。随着工艺技术的发展，gate的尺寸越来越
小，metal的层数越来越多，发生antenna effect的可能性就越大，所以，在
0.4um/dmsp/tmsp以上工艺，我们一般不大会考虑antenna effect，而在
0.25um以下工艺，我们就不得不考虑这个问题了。

最后，我们来看看下面几幅照片，都是由于antenna effect引起的。





本文如有任何不妥之处，请不吝指出。
nsun@chalayout.com

参考文献：
1．antenna ratio ('antenna rule') violation causing 'super i/o' device failure affecting both
yield and reliability stress results a national semiconductor quality white paper author:
ted hasegawa (nssc), james caldwell (nsme), reuven stern (nsta),
and jalal abu teir (nsta)

2. dracula standalone verification training manual version 4.7