位置:51电子网 » 技术资料 » 其它综合

CMOS集成电路工艺 体硅CMOS工艺设计中阱工艺的选择

发布时间:2008/6/5 0:00:00 访问次数:2794

(1) p阱工艺
实现cmos电路的工艺技术有多种。cmos是在pmos工艺技术基础上于1963年 发展起来的,因此采用在n型衬底上的p阱制备nmos器件是很自然的选择。由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差,使得在没有沟道离子注入技术的条件下,制备低阈值电压(绝对值)的pmos器件和增强型nmos器件相当困难。于是,采用轻掺杂的n型衬底制备pmos器件,采用较高掺杂浓度扩散的p阱做nmos器件,在当时成为最佳的工艺组合。

考虑到空穴的迁移率比电子迁移率要低近2倍多,且迁移率的数值是掺杂浓度的函数(轻掺杂衬底的载流子迁移率较高)。因此,采用p阱工艺有利于cmos电路中两种类型器件的性能匹配,而尺寸差别较小。p阱cmos经过多年的发展,已成为成熟的主要的cmos工艺。与nmos工艺技术一样,它采用了硅栅、 等平面和全离子注入技术。


(2) n阱工艺
为了实现与lsi的主流工艺增强型/耗层型(e/d)的完全兼容,n阱cmos工艺得到了重视和发展。它采用e/d nmos的相同的p型衬底材料制备nmos器件,采用离子注入形成的n阱制备pmos器件,采用沟道离子注入调整两种沟遭器件的阈值电压。
n阱cmos工艺与p阱cmos工艺相比有许多明显的优点。首先是与e/d nmos工艺完全兼容,因此,可以直接利用已经高度发展的nmos工艺技术;其次是制备在轻掺杂衬底上的nmos的性能得到了最佳化--保持了高的电子迁移率,低的体效应系数,低的n+结的寄生电容,降低了漏结势垒区的电场强度,从而降低了电子碰撞电离所产生的电流等。这个优点对动态cmos电路,如时钟cmos电路,多米诺电路等的性能改进尤其明显。

这是因为在这些动态电路中仅采用很少数目的pmos器件,大多数器件是nmos型。另外由于电子迁移率较高,因而n阱的寄生电阻较低;碰撞电离的主要来源—电子碰撞电离所产生的衬底电流,在n阱cmos中通过较低寄生电阻的衬底流走。而在p阱cmos中通过p阱较高的横向电阻泄放,故产生的寄生衬底电压在n阱cmos中比p阱要小。在n阱cmos中寄生的纵向双极型晶体管是pnp型,其发射极电流增益较低,n阱cmos结构中产生可控硅锁定效应的几率较p阱为低。由于n阱cmos的结构的工艺步骤较p阱cmos简化,也有利于提高集成密度.例如由于磷在场氧化时,在n阱表面的分凝效应,就可以取消对pmos的场注入和隔离环。
杂质分凝的概念:
杂质在固体-液体界面上的分凝作用 ~ 再结晶层中杂质的含量决定于固溶度
→ 制造合金结(突变结);
杂质在固体-固体界面上也存在分凝作用 ~ 例如,对si/sio2界面:硼的分凝系数约为3/10,磷的分凝系数约为10/1;这就是说,掺硼的si经过热氧化以后, si表面的硼浓度将减小,而掺磷的si经过热氧化以后, si表面的磷浓度将增高)。

n阱cmos基本结构中含有许多性能良好的功能器件,对于实现系统集成及接口电路也非常有利。图a (a)和(b)是p阱和n阱cmos结构的示意图。

n阱硅栅cmos ic的剖面图

(3) 双阱工艺
双阱cmos采用高浓度的n+衬底,在上面生长高阻r外延层,并在其上形成n阱和p阱。它有利于每种沟道类型的器件性能最佳化,且因存在低阻的通道,使可控硅锁闩效应受到抑制。图a(c)是双阱cmos结构示意图。最为理想的cmos结构应该是绝缘衬底上的cmos技术(soi/cmos)。它彻底消除了体硅cmos电路中的“可控硅锁闩”效应,提高抗辐射能力并有利于速度和集成度的提高。


soi/cmos电路
利用绝缘衬底的硅薄膜(silicon on insulator)制作cmos电路,能彻底消除体硅cmos电路中的寄生可控硅结构。能大幅度减小pn结面积,从而减小了电容效应。这样可以提高芯片的集成度和器件的速度。下图示出理想的soi/cmos结构。soi结构是针对亚微米cmos器件提出的,以取代不适应要求的常规结构和业已应用的兰宝石衬底外延硅结构(sos-silicon on sapphire结构)。soi结构在高压集成电路和三维集成电路中也有广泛应用。
silicon on insulator (soi)


soi/cmos工艺步骤如下,生长清洁氧化层厚1μm,淀积多晶硅层厚500nm,激光再结晶,刻有源区岛,n沟衬底注入,p沟衬底注入,栅氧化,生长栅多晶硅与刻蚀,p沟源漏注入,n沟源漏注入,淀积sio2,刻接触孔.蒸铝及刻铝,合金,钝化。其中清洁氧化、栅氧化、源漏注入较为关键。
1. p阱硅栅cmos工艺和元件的形成过程
1、光刻i---阱区光刻,刻出阱区注入孔
cmos集成电路工艺 --以p阱硅栅cmos为例
2、阱区注入及推进,形成阱区

3、去除sio2,长薄氧,长si3n4

4、光ii---有源区光刻

5、光iii---n管场区光刻,n管场区注入,以提高场开启,减少闩锁效应及改善阱的接触。

6、长场氧,漂去sio2 及si3n4,然后长栅氧化层。

7、光ⅳ---p管场区光刻(用光i的负版

(1) p阱工艺
实现cmos电路的工艺技术有多种。cmos是在pmos工艺技术基础上于1963年 发展起来的,因此采用在n型衬底上的p阱制备nmos器件是很自然的选择。由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差,使得在没有沟道离子注入技术的条件下,制备低阈值电压(绝对值)的pmos器件和增强型nmos器件相当困难。于是,采用轻掺杂的n型衬底制备pmos器件,采用较高掺杂浓度扩散的p阱做nmos器件,在当时成为最佳的工艺组合。

考虑到空穴的迁移率比电子迁移率要低近2倍多,且迁移率的数值是掺杂浓度的函数(轻掺杂衬底的载流子迁移率较高)。因此,采用p阱工艺有利于cmos电路中两种类型器件的性能匹配,而尺寸差别较小。p阱cmos经过多年的发展,已成为成熟的主要的cmos工艺。与nmos工艺技术一样,它采用了硅栅、 等平面和全离子注入技术。


(2) n阱工艺
为了实现与lsi的主流工艺增强型/耗层型(e/d)的完全兼容,n阱cmos工艺得到了重视和发展。它采用e/d nmos的相同的p型衬底材料制备nmos器件,采用离子注入形成的n阱制备pmos器件,采用沟道离子注入调整两种沟遭器件的阈值电压。
n阱cmos工艺与p阱cmos工艺相比有许多明显的优点。首先是与e/d nmos工艺完全兼容,因此,可以直接利用已经高度发展的nmos工艺技术;其次是制备在轻掺杂衬底上的nmos的性能得到了最佳化--保持了高的电子迁移率,低的体效应系数,低的n+结的寄生电容,降低了漏结势垒区的电场强度,从而降低了电子碰撞电离所产生的电流等。这个优点对动态cmos电路,如时钟cmos电路,多米诺电路等的性能改进尤其明显。

这是因为在这些动态电路中仅采用很少数目的pmos器件,大多数器件是nmos型。另外由于电子迁移率较高,因而n阱的寄生电阻较低;碰撞电离的主要来源—电子碰撞电离所产生的衬底电流,在n阱cmos中通过较低寄生电阻的衬底流走。而在p阱cmos中通过p阱较高的横向电阻泄放,故产生的寄生衬底电压在n阱cmos中比p阱要小。在n阱cmos中寄生的纵向双极型晶体管是pnp型,其发射极电流增益较低,n阱cmos结构中产生可控硅锁定效应的几率较p阱为低。由于n阱cmos的结构的工艺步骤较p阱cmos简化,也有利于提高集成密度.例如由于磷在场氧化时,在n阱表面的分凝效应,就可以取消对pmos的场注入和隔离环。
杂质分凝的概念:
杂质在固体-液体界面上的分凝作用 ~ 再结晶层中杂质的含量决定于固溶度
→ 制造合金结(突变结);
杂质在固体-固体界面上也存在分凝作用 ~ 例如,对si/sio2界面:硼的分凝系数约为3/10,磷的分凝系数约为10/1;这就是说,掺硼的si经过热氧化以后, si表面的硼浓度将减小,而掺磷的si经过热氧化以后, si表面的磷浓度将增高)。

n阱cmos基本结构中含有许多性能良好的功能器件,对于实现系统集成及接口电路也非常有利。图a (a)和(b)是p阱和n阱cmos结构的示意图。

n阱硅栅cmos ic的剖面图

(3) 双阱工艺
双阱cmos采用高浓度的n+衬底,在上面生长高阻r外延层,并在其上形成n阱和p阱。它有利于每种沟道类型的器件性能最佳化,且因存在低阻的通道,使可控硅锁闩效应受到抑制。图a(c)是双阱cmos结构示意图。最为理想的cmos结构应该是绝缘衬底上的cmos技术(soi/cmos)。它彻底消除了体硅cmos电路中的“可控硅锁闩”效应,提高抗辐射能力并有利于速度和集成度的提高。


soi/cmos电路
利用绝缘衬底的硅薄膜(silicon on insulator)制作cmos电路,能彻底消除体硅cmos电路中的寄生可控硅结构。能大幅度减小pn结面积,从而减小了电容效应。这样可以提高芯片的集成度和器件的速度。下图示出理想的soi/cmos结构。soi结构是针对亚微米cmos器件提出的,以取代不适应要求的常规结构和业已应用的兰宝石衬底外延硅结构(sos-silicon on sapphire结构)。soi结构在高压集成电路和三维集成电路中也有广泛应用。
silicon on insulator (soi)


soi/cmos工艺步骤如下,生长清洁氧化层厚1μm,淀积多晶硅层厚500nm,激光再结晶,刻有源区岛,n沟衬底注入,p沟衬底注入,栅氧化,生长栅多晶硅与刻蚀,p沟源漏注入,n沟源漏注入,淀积sio2,刻接触孔.蒸铝及刻铝,合金,钝化。其中清洁氧化、栅氧化、源漏注入较为关键。
1. p阱硅栅cmos工艺和元件的形成过程
1、光刻i---阱区光刻,刻出阱区注入孔
cmos集成电路工艺 --以p阱硅栅cmos为例
2、阱区注入及推进,形成阱区

3、去除sio2,长薄氧,长si3n4

4、光ii---有源区光刻

5、光iii---n管场区光刻,n管场区注入,以提高场开启,减少闩锁效应及改善阱的接触。

6、长场氧,漂去sio2 及si3n4,然后长栅氧化层。

7、光ⅳ---p管场区光刻(用光i的负版

相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!