半导体加工中，在晶片表面形成光刻胶图形，然后通过刻蚀在衬底或者衬底上面的薄膜层中选择性地除去相关材料就可以将电路图形转移到光刻胶下面的材料层上。这一工艺过程要求非常精确。但是，各种因素例如不断缩小的线宽、材料毒性以及不断变大的晶片尺寸等都会使实际过程困难得多（图1）。

　applied materials公司电介质刻蚀部总经理brian shieh说：“前段（feol）和后段（beol）电介质刻蚀的要求各不相同，因此要求反应器基本功能具有很大的弹性，对于不同的要求都能够表现出很好的性能。” 　

　dow chemical公司新技术部总监michael mills说：“从目前和近期的发展来看，电介质刻蚀设备还不会出现很大问题。”

　“目前的研究重点是双嵌入式工艺、低k材料和高纵宽比接触孔的刻蚀。"hitachi high technologies america公司高级工艺经理jason ghormley说：“氧化硅刻蚀要求能够精确控制各向异性刻蚀过程，尽量减少侧壁钝化层，同时保证整体结构比较完美。这是氧化硅刻蚀的一个普遍问题，因为其工艺控制与化学反应相关。对于氧化硅刻蚀来说，在反应器中使用含硅材料是非常有用的，因为它能控制氟原子和含碳自由基的比例，有助于在垂直方向的刻蚀反应和控制侧壁钝化层之间取得平衡。”

　后段和前段面临的问题 　

shieh认为双嵌入式工艺是很复杂的应用，因为它涉及到各种各样的材料以及相应的整合问题，例如光刻胶或barc对微通孔（via）的部分或全部填充、多层掩膜版的使用、硬掩膜层或金属掩膜层的使用等。他说：“我们需要的是一整套解决方案，不管用户的要求是什么，它都能很好地达到要求。方法之一是使刻蚀具有很宽的工艺窗口，能够提供经过优化的最佳工艺条件和很好的工艺控制能力，满足下一代材料和技术的要求。这些新功能可以同时解决前段（feol）和后段（beol）面临的各种问题。当然，对于feol和beol来说，也许还需要做一些很小的调整，但是其基本功能应该是一样的。”

　　前段（feol）的主要问题是刻蚀结构变得越来越小，纵宽比变得越来越大，因此重点是如何确保正确的选择比以及如何控制刻蚀后的结构和顶部/底部cd，“从硬件角度来看，为了缩短等离子体存活时间，必须提高气体流量和降低气体压力。此外，控制离子密度和能量分布也是非常重要的。”shieh说，“从工艺角度来看，必须合理控制刻蚀粒子混合物中各组分的比例，使等离子体化学反应过程得到优化。”

　　还有一个比较普遍而且重要的问题是如何减小刻蚀工艺对低k材料的破坏。现在，半导体正在向低k工艺发展。为此，人们设计了各种beol整合方案，希望能够尽可能减小有效电容。shieh说：“众所周知，在电介质刻蚀过程中，低k材料会受到各种物理或电化学的伤害。applied materials等公司为此进行了深入研究，发现通过刻蚀设备各种软硬件特征结构和功能的设计与开发，可以尽可能提高刻蚀工艺窗口，在超低压/低能环境中有效地完成光刻胶的原位去除，最大程度地保持低k材料的介电常数。洁净工作模式则可以消除氟记忆效应。这些新功能可以进一步保证k值不变，并且在同一反应器中完成多步工艺，缩短工艺周期。” 　

选择比问题 　　

mills非常清楚选择比问题给电介质刻蚀带来的困扰。他说：“人们普遍认为实际生产过程必须能够达到20:1以上的选择比。”也就是说，欲刻蚀材料的刻蚀速度必须比图形定义层材料的刻蚀速度快20倍以上。“以前，通常用光刻胶作为图形定义和阻止刻蚀的材料。当欲刻蚀材料为氧化硅或fsg时，只需使氧化物的刻蚀速度比光刻胶快20倍以上就可以了。这一要求并不太高，因为光刻胶是有机物，而氧化硅或fsg是无机物，性质完全不一样。但是对于silk（低k电介质）来说，我们就必须先问问自己该如何进行刻蚀。因此silk和光刻胶一样，都是有机物。目前所采用的方法是在光刻胶和silk之间增加一层无机薄膜层，silk刻蚀之前先通过刻蚀反应将光刻胶图形转移到无机薄膜层上，然后对silk进行刻蚀。经过图形转移的无机薄膜层在silk刻蚀过程中起到与光刻胶类似的作用。silk和氧化硅的刻蚀选择比可以高达40:1。”

　问题在于有些材料既不是有机物也不是无机物，而是介于两者之间。“现在，你需要一些与有机/无机混合物或类osg材料相比，刻蚀速度更慢的物质。”mills说。“解决办法有三种。第一种方法是在刻蚀时采用多层堆叠硬掩膜技术，硬掩膜可以是有机、无机甚至是金属层。因为