摘要：一种基于高功率密度概念的新型pvd溅射源大大地增加了金属离子所占的比例，因而提高了cu金属化的阶梯覆盖能力和空隙填充能力。通过超薄种子层（300？）的pvd工艺，我们已经在目前能达到的最前端结构（深宽比4：1的55纳米渠沟和深宽比4：1的0.1微米接触孔）中成功地实现了化学电镀（ecp）空隙填充。基于90纳米节点技术的测试结构（包括参数和应力迁移）的电性能测试结果等于或优于当前的种子层工艺。这种新型溅射源有望能够延长集成电路工业中pvd的工作寿命。

---

　　由于pvd具有很好的灵活性和高性价比，它仍是当今集成电路工业中金属淀积的一种候选方法。当每个技术节点中的特征长度变得越来越小的时候，pvd技术的扩展性受到越来越多的挑战。特别值得关注的是阶梯覆盖的扩展性，因为阻挡层和种子层两者的阶梯覆盖是控制cu填充性能以及最终总的互联可靠性的关键。对于65纳米及其以后的工艺技术，挑战尤为显著。当前生产中使用的几种pvd技术包括：离子化金属等离子体(imp)，自离子化等离子体(sip)，和空心阴极磁控管(hcm)。在特征尺寸减小后这些方法都难以达到充分的阶梯覆盖，其中一个基本问题就是离子化率。因为阶梯覆盖能力很大程度上取决于淀积过程中cu离子所占的比例，所以如果不提高离子化率就不可能进一步提高阶梯覆盖能力。

　　动机
　　采用适当的磁铁设计和功率级别，cu等离子体可以不需要任何工艺气体而自保持。这使得测量cu离子化率相对较简单，即测量晶片上方cu+离子的流量并与淀积速率相比较。我们在不同的磁铁和直流功率下测量了cu离子化率，并发现在所研究的范围内不同磁铁的cu离子化率正比于直流功率的大小，如图1(a)所示。不同的磁铁有不同的斜率。
　　在相同的直流功率下2号磁铁的离子化率是1号磁铁的两倍。但是如果我们画出离子化率与功率密度(定义为单位磁铁溅射槽面积的直流溅射功率)的关系，如图1(b)，可以清楚地看出离子化率正比于功率密度，两个磁铁的所有数据都落在同一条线上。也就是说功率密度是控制离子化率的关键参数。
　　更高的离子化率意味着等离子体中飞出的cu原子流更多地被离子化，因而更多的cu原子到达晶片形成淀积的种子层。高离子化率的两个主要优点就是更充分的阶梯覆盖和更高的膜厚均匀度。图2展示了双嵌入式刻结构上两种不同离子化率pvd工艺的阶梯覆盖的透射电镜(tem)图像。两幅tem图像都展示了300mm晶片边缘上的结果。图2(a)中淀积薄膜的cu离子化率小于10%，产生的底部覆盖只有9%。不过当cu离子化率提高到65%时，底部的覆盖率增加到64%，如图2(b)所示。可以很清楚地看出离子化率越高底部覆盖越充分，而底部覆盖是pvd工艺扩展性和小尺寸空隙填充的关键参数之一。侧壁不对称性也有显著地改善，从图2(a)中所示的5:1改进到图2(b)中所示的小于2:1。此外，因为有更多cu+或离子化金属流到达晶片，晶片可以更有效控制入射流的方向并使其重新溅射到各种结构的底部。这能明显地改进阶梯覆盖和空隙填充能力，并提高测试中的电性能。同时，可以使用边磁铁来控制离子流的形状使其能够均匀地分布到晶片上，以形成很高的膜厚均匀度。使用这种技术，膜厚均匀度可以从7%(精度1s)改进到小于1%(精度1s)。
　　良好阶梯覆盖就是要达到更充分的空隙填充。图3展示了在同样工艺条件下低离子化率源和高离子化率源的种子层空隙填充的比较。在图3(a)中可以明显地看到深宽比7:1的0.14微米接触孔中低离子化率源因为缺少充分的底部覆盖导致了大的底部漏洞。相反，高离子化率源成功地填充了接触孔，如图3(b)所示。
　　上面的结果证实了高离子化率源能够提供更好的阶梯覆盖和空隙填充，同时使用边磁体可以达到提高膜厚均匀度的效果。

　

　新型pvd源的开发
　　因为高离子化率是获得更好的阶梯覆盖和膜厚均匀度的关键，磁铁的设计就成为重点。除了高离子化率，还有其他一些是实际中需要考虑的，例如等离子体稳定性、靶电压涨落、非平衡率、磁铁最大旋转速率和靶厚度等等。因为磁铁比较小，这里有两个主要的要求:全表面靶侵蚀和靶利用率。对于传统的pvd源，磁铁是安装在电动机的轴上，并以固定的半径旋转。在这样情况下，不可能用这样一个小磁铁得到全表面的侵蚀。除了没有全表面侵蚀，小磁体本身因为覆盖靶的面积小也没有很好的靶利用率。为了解决这个问题，我们开发了一个新颖的卫星旋转源，这样小磁体能够覆盖整个靶表面，靶利用率提高到40%以上。
　　在以前的工作中，已经发现磁铁到靶的距离是获得恒定的离子化率和淀积速率的关键参数之一。在这个新型源的开发中，另外一个独特性能是能够通