摘要 hsdi是一种可配置的高速数据指挥通道。本文首先介绍两种高速数据接口hsdi a和hsdi b的硬件结构，随后介绍两种hsdi接口上信号的时序和功能操作，最后结合实例重点介绍如何采用fpga实现hsdi接口的设计。
　　关键词 hsdi fpga vhdl

引 言
　　 hsdi(high speed direct injection)是一种可配置的高速数据接口。例如，德州仪器公司生产的集成式1394a链接层控制器与舣端口物理层控制器tsb43da42和tsb43db42分别包括3个高速数据端口(hsdi)。每个端口均支持数据i／o，能专门负责一个同步数据路径，所有端口都支持与各种编解码器的无缝连接，能够根据iec61883标准实现压缩的a/v数据与数字音频的传输。还有就是freescale公司计划开发的uwb系列产品。这些uwb网卡符合美国联邦通讯委员会(fcc)现行拟定的uwb标准，支持多种操作系统；同时，这些产品将拥有mini-pci和sdio模组外形结构，并且，还将具有pci、mini-pci、hsdi、pci-express、usb 2．0和ieeel394等各种界面。下面就freescale公司的一种uwb网卡上的hsdi接口作一介绍。

　　mc270143 mac是freescale公司uwb网卡xsllo上的一部分。它直接与基带控制器mc270123相连，当和mc270123控制器以及mc270113 rf发送器结合使用时，可以提供一种完全端到端的wpan/wlan芯片集解决方案，并具备低成本、低功耗和高速数据传输速率。

　　由于freescale公司的uwb网卡遵循ieee 802．15．3网络层协议标准，那么对于其上的hsdi接口，从主机来说，遵循ieee 802．15．3协议标准的请求和响应消息是从hsdi的a口输入的，而确认和指示消息是从hsdi的b口输出给当地主机的；通过空中链路去往另一个uwb设备的数据信息，从hsdi的a口进入，另一个uwb设备从b口输出。在hsdi并行接口中，是以字节为单位来传输数据的，并且字节与字节之间没有延时。

1 hsdi接口硬件结构
　　图1为freescale公司xsilo网卡上mc270143模块的hsdi接口硬件结构框图。

　　①hsdi a和hsdi b用于传输高速数据流或者命令和控制信号，它们支持传输同步或异步的数据流以及命令消息和相关的响应消息。hsdi a只能配置成输入接口，hsdi b只能配置成输出接口。hsdia和hsdi b都是由8位并行端口和输入时钟以及相关控制信号组成的。
　　②每个fifo的容量为512×32位。
　　③o_hsdiahalt信号用来阻止数据从hsdi a接口输入，o_hsdiahaltxin信号产生后mc270143最多还可以接收16字节的数据。也就是说，外部时钟必须在16个时钟周期之前产生o_hsdiahalt。
　　④任何从mc270143接收输出数据的设备必须能够在产生i_hsdibhalt后再接收至少1 6字节的数据，也可配置mc270143上的hsdi b模块忽略产生i_hsdibhalt信号。

2 hsdl接口信号描述
　　整个xsll0模块的外部接口主要为：输入是天线部分，输出是hsdi接口。接口(相对uwb网卡而言)说明如表l所列。

　　hsdi接口可以配置成发送和接收定长／可变长度的数据包。定长数据包模式包括hsdi输入模式(hsdi a)和hsdi输出模式(hsdi b)：所有输入到hsdi接口的数据都是在hsdiclk的上升沿采样输入；输出数据在hsdi-clk的下降沿输出。相应的时序图如图2和图3所示。

　　说明：在定长和可变长数据包类型下，hsdi接口信号描述是相同的；惟一的不同在于，在可变长模式下，hsdisync信号与最后一个有效字节对齐，而在定长模式下与第一个有效字节对齐。

3 基于fpga实现hsdi接口的设计
　　利用fpga硬件处理速率高的特点，通过普通数据包的发送可实现发送端hsdi接口的设计，并把数据通过hsdi接口发送到uwb网卡，再由uwb网卡发送出去，随后由另外的uwb网卡接收相应的数据。

　　发送端fpga负责把数据打包并生成相应的数据有效信号和同步信号，然后通过hsdi接口发送给uwb网卡。fpga与hsdi的接口定义如图4所示。

4 打包发送模块程序设计
　　由于usb网卡遵循ieee 802．15．3网络层协议标准，考虑到发送端和接收端．做简单的应用层协议如下：

　　data flg：数据段标志位，标志随后的为数据字节，以便对数据进行处理。
　　首先，把包头信息定义好固化在1个11字节的表中，程序为：

　　摘要 hsdi是一种可配置的高速数据指挥通道。本文首先介绍两种高速数据接口hsdi a和hsdi b的硬件结构，随后介绍两种hsdi接口上信号的时序和功能操作，最后结合实例重点介绍如何采用fpga实现hsdi接口的设计。
　　关键词 hsdi fpga vhdl

引 言
　　 hsdi(high speed direct injection)是一种可配置的高速数据接口。例如，德州仪器公司生产的集成式1394a链接层控制器与舣端口物理层控制器tsb43da42和tsb43db42分别包括3个高速数据端口(hsdi)。每个端口均支持数据i／o，能专门负责一个同步数据路径，所有端口都支持与各种编解码器的无缝连接，能够根据iec61883标准实现压缩的a/v数据与数字音频的传输。还有就是freescale公司计划开发的uwb系列产品。这些uwb网卡符合美国联邦通讯委员会(fcc)现行拟定的uwb标准，支持多种操作系统；同时，这些产品将拥有mini-pci和sdio模组外形结构，并且，还将具有pci、mini-pci、hsdi、pci-express、usb 2．0和ieeel394等各种界面。下面就freescale公司的一种uwb网卡上的hsdi接口作一介绍。

　　mc270143 mac是freescale公司uwb网卡xsllo上的一部分。它直接与基带控制器mc270123相连，当和mc270123控制器以及mc270113 rf发送器结合使用时，可以提供一种完全端到端的wpan/wlan芯片集解决方案，并具备低成本、低功耗和高速数据传输速率。

　　由于freescale公司的uwb网卡遵循ieee 802．15．3网络层协议标准，那么对于其上的hsdi接口，从主机来说，遵循ieee 802．15．3协议标准的请求和响应消息是从hsdi的a口输入的，而确认和指示消息是从hsdi的b口输出给当地主机的；通过空中链路去往另一个uwb设备的数据信息，从hsdi的a口进入，另一个uwb设备从b口输出。在hsdi并行接口中，是以字节为单位来传输数据的，并且字节与字节之间没有延时。

1 hsdi接口硬件结构
　　图1为freescale公司xsilo网卡上mc270143模块的hsdi接口硬件结构框图。

　　①hsdi a和hsdi b用于传输高速数据流或者命令和控制信号，它们支持传输同步或异步的数据流以及命令消息和相关的响应消息。hsdi a只能配置成输入接口，hsdi b只能配置成输出接口。hsdia和hsdi b都是由8位并行端口和输入时钟以及相关控制信号组成的。
　　②每个fifo的容量为512×32位。
　　③o_hsdiahalt信号用来阻止数据从hsdi a接口输入，o_hsdiahaltxin信号产生后mc270143最多还可以接收16字节的数据。也就是说，外部时钟必须在16个时钟周期之前产生o_hsdiahalt。
　　④任何从mc270143接收输出数据的设备必须能够在产生i_hsdibhalt后再接收至少1 6字节的数据，也可配置mc270143上的hsdi b模块忽略产生i_hsdibhalt信号。

2 hsdl接口信号描述
　　整个xsll0模块的外部接口主要为：输入是天线部分，输出是hsdi接口。接口(相对uwb网卡而言)说明如表l所列。

　　hsdi接口可以配置成发送和接收定长／可变长度的数据包。定长数据包模式包括hsdi输入模式(hsdi a)和hsdi输出模式(hsdi b)：所有输入到hsdi接口的数据都是在hsdiclk的上升沿采样输入；输出数据在hsdi-clk的下降沿输出。相应的时序图如图2和图3所示。

　　说明：在定长和可变长数据包类型下，hsdi接口信号描述是相同的；惟一的不同在于，在可变长模式下，hsdisync信号与最后一个有效字节对齐，而在定长模式下与第一个有效字节对齐。

3 基于fpga实现hsdi接口的设计
　　利用fpga硬件处理速率高的特点，通过普通数据包的发送可实现发送端hsdi接口的设计，并把数据通过hsdi接口发送到uwb网卡，再由uwb网卡发送出去，随后由另外的uwb网卡接收相应的数据。

　　发送端fpga负责把数据打包并生成相应的数据有效信号和同步信号，然后通过hsdi接口发送给uwb网卡。fpga与hsdi的接口定义如图4所示。

4 打包发送模块程序设计
　　由于usb网卡遵循ieee 802．15．3网络层协议标准，考虑到发送端和接收端．做简单的应用层协议如下：

　　data flg：数据段标志位，标志随后的为数据字节，以便对数据进行处理。
　　首先，把包头信息定义好固化在1个11字节的表中，程序为：