以手机为代表的电池供电电路的兴起，为便携式仪表开创了一个新的纪元。超低功耗电路系统(包括超低功耗的电源、单片机、放大器、液晶显示屏等)已经对电路设计人员形成了极大的诱惑。毫无疑问，超低功耗电路设计已经对低功耗电路提出了挑战，并将扩展成为电子电路中的一个重要应用领域。

虽然超低功耗设计仍然是在cmos集成电路(ic)基础上发展起来的，但是因为用户众多，数千种专用或通用超低功耗ic不断涌现，使设计人员不再在传统的cmos型ic上下功夫，转而选择新型超低功耗ic，致使近年来产生了多种超低功耗仪表。电池供电的水表、暖气表和煤气表近几年能够发展起来就是一个证明。目前，电池供电的单片机则是超低功耗ic的代表。

本文将对超低功耗电路设计原则进行分析，并就怎样设计成超低功耗的产品作一些论述，从而证明了这种电路在电路结构和性价比等方面对传统电路极具竞争力。

1 cmos集成电路的功耗分析

无论是低功耗还是超低功耗ic，主要还是建立在cmos电路基础上的。虽然超低功耗ic对单元电路进行了新形式的设计，但作为功耗分析，仍然离不开 cmos电路基本原理。以74系列为代表的ttl集成电路，每门的平均功耗约为10mw；低功耗的ttl集成电路，每门平均功耗只有1mw。74系列高速 cmos电路，每门平均功耗约为10μw；而超低功耗cmos通用小规模ic，整片的静态平均功耗却可低于10μw。传统的单片机，休眠电流常在 50μa~2ma范围内；而超低功耗的单片机休眠电流可达到1μa以下。

cmos电路的动态功耗不仅取决于负载，而且就电路内部而言，功耗与电源电压、集成度、输出电平以及工作频率都有密切联系。因此设计超低功耗电路时不得不对全部元件的内外性质做仔细分析。

chmos或cmos电路的功耗特性一般可以表示为：

p=pd+pa

式中， p--总功耗

pd--静态功耗，

pd=vdd·idd 　 (1)

pa--动态功耗，

pa=ptc+pc＝vdd·itc+fclv2dd (2)

ptc --瞬时导通功耗

pc--输出电容充放电功耗

vdd--工作电源电压

idd--静态时由电源流向电路内部的电流

itc--脉冲电流的时间平均值

f--输入脉冲重复频率

cl--电路输出端的负载电容

式(1)为静态功耗表达式。其中，静态功耗电流idd值常用于评价电路的静态功耗大小。它以电路中流经各pn结的反向漏电流为主，而且它与电源电压vdd有关，随着vdd的加大，idd亦增大。

式(2)为总的动态功耗表达式。动态功耗体现在电路进行逻辑状态转换过程中内部消耗的功率。对cmos电路来说，动态功耗反映了输入信号出现变化时所形成的功耗增量。动态功耗表现在以下两方面：

第一是瞬时导通功耗，即在信号状态转换过程，某一回路(如互补电路)的p沟道和n沟道晶体管同时导通，由电源流经两个导通沟道的电流所消耗的功率。当输入脉冲电压的幅度大于pmos和nmos两个开启电压的绝对值之和时，将在上升沿和下降沿产生瞬时导通功耗，如图1所示。

图中，假设两个mos晶体管的开启电压分别为vtn和vtp，并且满足vdd＞vtn+|vtp|的关系。输入电压由逻辑低电平过渡到逻辑高电平，在t1至t2期间，既满足vi＞vtn，也满足(vdd-vi)＞|vtp|的条件，因此从vdd到vss之间有瞬时导通电流itc通过。而这些瞬时导通电流在整个信号周期内的过渡过程时间的平均值形成itc，从而有：

ptc＝vdd itc (3)

由此可见，ptc随着电源电压vdd或脉冲频率f的增加而增加，并且与脉冲电流的波形有关。如果电流波形峰值大，过渡过程中导通持续时间长，则 ptc增大。影响电流脉冲波形形状的因素比较多，例如，输入电压vi跳变过程较慢，则脉冲电流itc持续时间就比较长；而mos晶体管的开启电压低、跨导大，则脉冲电流itc的峰值也大。

第二是电容充放电功耗。电路输出端逻辑电平的改变总是伴随着输出电容cl的充放电过程。以带有负载电容cl的互补电路的输出端为例，由逻辑低电平变为逻辑高电平时，vdd通过导通的p沟道电阻对输出电容cl充电；由逻辑高电平变为逻辑低电平时，cl通过导通的ｎ沟道电阻放电。这种充放电过程在电路内部要消耗功率。将电容cl的瞬时充、放电电流与vdd之积进行积分，可以计算出电容充放电功耗pc，可表示为：

pc= fcl vdd2 (4)

由此看出，这部分功耗主要取决于外部使用条件f、cl和vdd三个参数，而与电路内部本身参数几乎无关。

从以上对cmos电路的功耗分析可以看出，系统的总功耗与系统的电源电压有很大关系。而动态功耗除了与电源电压的平方有关外，还与其工作脉冲重复频率、脉冲波形以及输出容性负载有关。

2 超低功耗系统设计原则

通过以上分析，可以总结出超低功耗