摘要：在传统的设计流程中，后端设计人员必须等到前端rtl设计工作完成后才能开始工作，这样不仅会影响整体工作进度，还会影响产品质量。例如，芯片的多个逻辑模块可能已经设计完成了，但其它人的工作还要等上好几个月。在典型的平面化设计方法中，由于物理设计小组无法访问完整的网表，因此无法开展具有重要意义的实验工作。本文介绍的分层设计方法允许物理和逻辑设计协同展开。

现在的芯片设计中所出现的问题更多地与流程有关，与所用的工具关系不大。由于高级技术人员的缺乏，加上物理设计(如soc)复杂性的提高，建立能成功组织并协调工具、数据与人员之间关系的内部流程变得越来越困难。另外，深亚微米半导体工艺的发展以及设计工具的愈加多样性使问题变得更加复杂。因此当今的工程师们需要的不仅仅是全套工具，更需要世界顶级设计师们的经典流程和软件技术作指导。

hopper的出现给业界带来了新的希望，利用它可以设计出高性能的3dfx交互式图形芯片。hopper是一种专业的自动化物理设计软件，它所提供的自动化物理设计流程能够进行：1. 邻接模块的层次化设计；2. 协同设计；3. 所有设计任务的自动化，以及更加方便的实施“如果...将会怎么样？”试验。

与商用化工具如avanti公司的apollo、hercules、starrc-xt甚至那些能完成信号增强器插入及时钟分配的专业工具相比，hopper都略胜一筹。hopper实质上是一种自动化引擎，在专业工具知识(最佳默认设置)和专业设计知识(适合特定芯片的工具参数和事件顺序，详见图1)的帮助下，它能使reshape迅速具备物理设计流程的实用技巧。

利用hopper设计的3dfx图形芯片具有以下一些性能特点：

1. 采用tsmc的0.18微米制造工艺；2. 六层布线；3. 150万个可置放对象 ；4. 3千万个晶体管；5. 200个ram、4个pll、3个d/a转换器和2个agp；6. 18个模块(12个内核、4个焊盘环(pad-ring)模块)；7. 18个不同时钟，最高频率为533mhz(典型值为200-350mhz)；

8. 最大的模块有25万个可置放对象；9. 增加的信号增强器有1万多个。

类似这样的设计其增长速度远远超过eda工具的发展速度，因此层次化物理设计的必要性也越加突出。分层方法产生的网表会更小，它能缩短设计周期、提高工具可靠性，因为需要转存的内核更少，产品质量也会有质的飞跃。

更重要的是，采用分层设计方法后各设计小组可以在模块级协同从事同一块芯片的开发工作，从而使人员与工具的利用效率得以有效提高。

另外，层次化设计流程能使设计人员的信心在每一次迭代后更加坚定。根据定义，芯片的各个模块能有效地控制单元固有的离散性，从而最大限度地减少时序或拥塞的变化。但传统的平面化流程不可能保证这些单元定位在最邻接的位置，因此每一次细微变化所需的验证迭代都会带来新的问题。

传统分层设计的缺点之一是缺乏多种优化措施，因为各个模块都是独立的，有些必要的改变对工程师来说缺少透明性。这种“水平作用(horizon effect)”会导致较差的产品质量。有许多任务会受到水平作用的影响，如：1. 引脚分配；2. 电路规则(如最大跃迁)；3. 时序问题；4. 验证问题(如天线规则)；5. 时钟分配；6. 功率分配。

而reshape设计流程在进行层次化物理设计时不存在这些问题。因为在该设计流程中上一步骤的输出会作为下一次运行的输入，再通过对最新变化的观察，设计人员就能确认上次设计中模块间的适应性，从而可以根据历次设计数据精确调整布局。传统的设计流程试图通过一次运行就产生最优化的布局结果，而reshape流程允许设计的多次运行验证，每一次运行都能使布局更加精良，从而产生最佳的布局效果。在某种意义上，随着运行次数的增加，reshape工具的智能特性会进一步增强，以致于能利用前次的布局避免水平作用的发生。

传统的层次化设计流程依赖于所有模块间留出的开放式通道，这些通道主要用于提供最后设计修改时所需的连线空间。但通道的使用是不受人欢迎的，原因有三：1. 由于它们的使用会引起成堆的连线，因此极易产生线间耦合问题，不能保证芯片的全速运行，甚至会使芯片出现故障。2. 顶级网络的走线路径太长，因为它们只能绕过而不能穿过模块。3. 它们会浪费芯片的宝贵空间资源。

为了解决上述通道问题，reshape设计流程采取利用相邻模块的做法(图2)。由于信号线可以直接穿过模块，并对模块内部的额外金属资源作了充分利用，从而使模块间的互联性能得到了极大地优化，这样模块间的空余空间也就不复存在了。reshape流程的应用使物理设计更加紧凑，布线距离更短 ，从而使最终产品具有更短的路径、更高的可靠性和更快的工作速度。

协同设计

如果没有后端设计的反馈信息，功能设计人员在设计时不可避免地会产生很多问题，

上一篇：浅谈PCB

上一篇：Design of VLSI CMOS集成电路的物理结构