PCB布线设计（五）

发布时间:2008/6/3 0:00:00 访问次数:391

要解决信号完整性问题，最好有多个工具分析系统性能。如果在信号路径中有一个a/d转换器，那么当评估电路性能时，很容易发现三个基本问题：所有这三种方法都评估转换过程，以及转换过程与布线及电路其它部分的交互作用。三个关注的方面涉及到频域分析、时域分析和直流分析技术的使用。本文将探讨如何使用这些工具来确定与电路布线有关问题的根源。我们将研究如何决定找什么；到哪里找；如何通过测试检验问题；以及如何解决发现的问题等。

图1 scx015压力传感器输出端的电压由仪表放大器(a1和a2)放大。在仪表放大器之后，添加了一个低通滤波器 (a3)，以消除来自12位a/d转换器转换的混叠噪声。

图2 来自于12位a/d转换器mcp3201的数据的时域表示，产生了有趣的周期信号。此信号源可追溯到电源。

图3 电源噪声充分降低后，mcp3201的输出码一直是一个码，2108。

　　本文要论述的电路如图1所示。

电源噪声

　　电路应用中的常见干扰源来自电源，这种干扰信号通常通过有源器件的电源引脚引入。例如，图1中a/d转换器输出的时序图如图2所示。在此图中，a/d转换器的采样速度是40ksps，进行了4096次采样。

　　在此例中，仪表放大器、参考电压源和a/d转换器上没有加旁路电容。另外，电路的输入都是以一个低噪声、2.5v的直流电压源作为基准。

　　对电路的深入研究表明，时序图上看到的噪声源来自于开关电源。电路中添加了旁路电容和扼流环。电源上加了一个10mf的电容，并且在尽可能靠近有源元件的电源引脚旁放置了三个0.1mf的电容。在产生的新时序图上可以看到，产生了稳定的直流输出，图3所示的柱状图可验证这一点。数据显示，电路的这些更改消除了来自电路信号路径的噪声源。

造成干扰的外部时钟

　　其它系统噪声源可能来自时钟源或电路中的数字开关。如果这种噪声与转换过程有关，它不会作为转换过程中的干扰出现。但是，如果这种噪声与转换过程无关，采用fft(快速傅立叶变换)分析，可以很容易发现这种噪声。

图4 耦合到模拟走线的数字噪声有时被误解为宽带噪声。fft图可以很容易识别这种所谓 “噪声”的频率，因此可识别出噪声源。

图5 放大器轻微过激励，会使信号产生失真。通过这种转换的fft图，可以很快发现信号的失真。

　　时钟信号干扰的示例可参见图4所示的fft图。此图使用了图1所示的电路，并添加了旁路电容。在图4所示的fft图中看到的激励，由电路板上的19.84mhz时钟信号产生。在此例中，布线时几乎没有考虑走线之间的耦合作用，在fft图中可以看到忽略此细节的结果。

　　这个问题可以通过修改布线来解决，将高阻抗模拟走线远离数字开关走线；或者在模拟信号路径中，在a/d转换器之前加抗混叠滤波器。走线之间的随机耦合在某种程度上更难以发现，在这种情况下，时域分析可能比较有效。

放大器使用不恰当

　　回到图1所示的电路，在仪表放大器的正相输入端施加一个1khz的交流信号。此信号不是压力传感的特性，但是可以采用