位置:51电子网 » 技术资料 » 电源技术

12位A/D转换器ADS7864在电网谐波分析仪中的应用

发布时间:2008/5/28 0:00:00 访问次数:521

孙光 梁长垠

1 引言

随着用电量的增加,电网的谐波污染变得日益严重,这就要求电力监控设备能够及时准确地对电网谐波分量进行监测,在笔者研制的电网谐波分析仪中,使用ads7864对各相关点的波形信号进行采集,实践证明,ads7864的采样精度及稳定性是令人满意的。

ads7864是burr-brown公司(已被德州仪器收购)开发的12位6通道a/d转换器,其主要特点如下:

6个模拟输入通道同时采样与保持;

2μs转换时间,500ks/s采样速率;

全差分输入;

&

nbsp; 功耗低,为50mw;

6个fifo寄存器;

全硬件控制。

2 内部结构和引脚说明

图1所示为ad7864内部结构框图,该器件含有2个2μs的逐次逼近模数转换器,6个差分采样与保持放大器、1个带refin和refout引脚的+ 2.5v内部电压基准以及1个高速并行接口。6个模拟输入通道分成3对(a、b、c)。每个a/d转换器都有3对输入端(a0/a1、b0/b1、 c0/c1),可以同时采样、转换,因此可以保持两个模拟输入信号的相对相位信息。每对通道都有一个保持信号(holda、holdb、holdc)使6 个通道上的采样可同时进行,图2为ads7864的引脚封装图,其引脚说明如图1所示。

ads7864既可以使用内部参考电压源,也可以使用外部参考电压源,从图1可以看出,当使用内部2.5v参考电压源时,refout引脚应该连接至 refin引脚,这是一种常用方式,当输入模拟信号为2.4v-5.2v之间时,可以使用1.2v-2.6v范围内的外部参考电压源。

ads7864只采用外部时钟(clock),当外部时钟为8khz时,a/d采样速率为500khz,与2μs的最小转换时间相对应。

3 工作及控制模式

与max197不同,ads7864不采用寄存器进行转换控制,而是完全依靠外部引脚进行控制,虽然控制比较简单,但是却需占用部分硬件资源。

(1)a/d转换的启动

ads7864的转换启动控制使用holdx引脚(lolda、holdb、holdc),将一个或者所有的holdx信号拉低,则相应通道x的输入数据立即被置为保持模式,通道x的转换随即开始,如果其他通道已处于保持模式但还没有开始转换,通道x的转换则需列队等候直到上一轮转换完成为止。如果在一个时钟周期内不止一个通道进入保持模式,并且holda也是被触发的保持信号时,通道a将首先开始转换,接着是通道b,最后是通道c,一旦某个特定的保持信号变为低,其随后的脉冲被忽略,直到这次转换完成或器件复位。

在转换完成时(busy信号变高),采样开关将关闭并且对选择的通道进行采样,延迟随后的转换,以便对ads7864的输入电容完全充电,延迟时间取决于驱动放大器,但应该至少有175ns。

(2)转换结果的读取 ads7864有3种不同的数据输出模式,用a2、a1和a0引脚选择,如表2所列。

第一种是地址模式,在(a2a1a0)=从000到101时,可以直接对特定的通道寻址,该通道的地址在rd的下降沿之前应保持至少10ns,并且只要rd为低就不能改变。

第二种是循环模式,在(a2a1a0)=110时,接口以循环模式工作,此时,数据在第一个rd信号时从通道a0读取,接着是通道a1,随后是b0、 b1、c0,最后是c1(再次读取a0之前),在一个复位信号之后或者对器件上电之后,通道a0的数据首先输出。

第三种是fifo模式,在(a2a1a0)=111时,该模式中,先读取首先被转

换的数据,此时,如果某个特定的通道最受关注、转换较频繁(例如,获取特定通道的历史记录),则每个通道就有3个输出寄存器用于存储数据。

ads7864的输入为16位、12位输出数据存储于db11(最高有效位)到db0(最低有效位)。当db11-db0输出有效数据时,db15为1,这点对于fifo模式非常重要,在 db15变为0之前可以读取有效数据。db14、db13、db12输出通道地址,其具体信息与表2中a2、a1、a0的地址设置相对应。

为了增加设计的灵活性,ads7864支持不同宽度的数据总线。当数据宽度控制端byte被置为高电平时,ads7864的16位数据输出

孙光 梁长垠

1 引言

随着用电量的增加,电网的谐波污染变得日益严重,这就要求电力监控设备能够及时准确地对电网谐波分量进行监测,在笔者研制的电网谐波分析仪中,使用ads7864对各相关点的波形信号进行采集,实践证明,ads7864的采样精度及稳定性是令人满意的。

ads7864是burr-brown公司(已被德州仪器收购)开发的12位6通道a/d转换器,其主要特点如下:

6个模拟输入通道同时采样与保持;

2μs转换时间,500ks/s采样速率;

全差分输入;

&

nbsp; 功耗低,为50mw;

6个fifo寄存器;

全硬件控制。

2 内部结构和引脚说明

图1所示为ad7864内部结构框图,该器件含有2个2μs的逐次逼近模数转换器,6个差分采样与保持放大器、1个带refin和refout引脚的+ 2.5v内部电压基准以及1个高速并行接口。6个模拟输入通道分成3对(a、b、c)。每个a/d转换器都有3对输入端(a0/a1、b0/b1、 c0/c1),可以同时采样、转换,因此可以保持两个模拟输入信号的相对相位信息。每对通道都有一个保持信号(holda、holdb、holdc)使6 个通道上的采样可同时进行,图2为ads7864的引脚封装图,其引脚说明如图1所示。

ads7864既可以使用内部参考电压源,也可以使用外部参考电压源,从图1可以看出,当使用内部2.5v参考电压源时,refout引脚应该连接至 refin引脚,这是一种常用方式,当输入模拟信号为2.4v-5.2v之间时,可以使用1.2v-2.6v范围内的外部参考电压源。

ads7864只采用外部时钟(clock),当外部时钟为8khz时,a/d采样速率为500khz,与2μs的最小转换时间相对应。

3 工作及控制模式

与max197不同,ads7864不采用寄存器进行转换控制,而是完全依靠外部引脚进行控制,虽然控制比较简单,但是却需占用部分硬件资源。

(1)a/d转换的启动

ads7864的转换启动控制使用holdx引脚(lolda、holdb、holdc),将一个或者所有的holdx信号拉低,则相应通道x的输入数据立即被置为保持模式,通道x的转换随即开始,如果其他通道已处于保持模式但还没有开始转换,通道x的转换则需列队等候直到上一轮转换完成为止。如果在一个时钟周期内不止一个通道进入保持模式,并且holda也是被触发的保持信号时,通道a将首先开始转换,接着是通道b,最后是通道c,一旦某个特定的保持信号变为低,其随后的脉冲被忽略,直到这次转换完成或器件复位。

在转换完成时(busy信号变高),采样开关将关闭并且对选择的通道进行采样,延迟随后的转换,以便对ads7864的输入电容完全充电,延迟时间取决于驱动放大器,但应该至少有175ns。

(2)转换结果的读取 ads7864有3种不同的数据输出模式,用a2、a1和a0引脚选择,如表2所列。

第一种是地址模式,在(a2a1a0)=从000到101时,可以直接对特定的通道寻址,该通道的地址在rd的下降沿之前应保持至少10ns,并且只要rd为低就不能改变。

第二种是循环模式,在(a2a1a0)=110时,接口以循环模式工作,此时,数据在第一个rd信号时从通道a0读取,接着是通道a1,随后是b0、 b1、c0,最后是c1(再次读取a0之前),在一个复位信号之后或者对器件上电之后,通道a0的数据首先输出。

第三种是fifo模式,在(a2a1a0)=111时,该模式中,先读取首先被转

换的数据,此时,如果某个特定的通道最受关注、转换较频繁(例如,获取特定通道的历史记录),则每个通道就有3个输出寄存器用于存储数据。

ads7864的输入为16位、12位输出数据存储于db11(最高有效位)到db0(最低有效位)。当db11-db0输出有效数据时,db15为1,这点对于fifo模式非常重要,在 db15变为0之前可以读取有效数据。db14、db13、db12输出通道地址,其具体信息与表2中a2、a1、a0的地址设置相对应。

为了增加设计的灵活性,ads7864支持不同宽度的数据总线。当数据宽度控制端byte被置为高电平时,ads7864的16位数据输出

相关IC型号

热门点击

 

推荐技术资料

Seeed Studio
    Seeed Studio绐我们的印象总是和绘画脱离不了... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!