1 引 言

当信号线的长度大于传输信号的波长时，这条信号线就应该被看作是传输线(长线)，并且需要考虑印制板上的线间互连和板层特性对电气性能的影响^[2]。在高速系统中，信号线通常被建模为一个r—l—c梯形电路的级连^[2]。由于信号线上各处的分布参数存在差异，尤其是在芯片的输入、输出引脚处，这种差异更加明显。

当几条高速信号并行走线且这些信号线之间的距离很近时，就不能忽略串扰对系统的影响，信号频率变高、边沿变陡、印刷电路板的尺寸变小、布线密度加大等使得高速电路的串扰问题日益突出。串扰过大可能引起电路的误触发，导致系统无法正常工作。这就要求对高速串扰物体进行仿真分析并采取相应的措施使串扰减小到合理的范围。

2 串扰的理论基础

串扰(crosstalk)是指在两个不同的电性能之间的相互作用。产生串扰被称为aggressor，而另一个收到串扰的被称为victim。通常一个网络既是aggressor(入侵者)，又是victim(受害者)，如图1所示。依照离散式等效模间的线网称为干扰源网络来描述相邻传输线的串扰模型，传输线ab和cd的特性阻抗为z0，且终端匹配电阻r=z0。如果位于a点的驱动源为干扰源，则a—b间的线网称为干扰源网络(aggressor line)，c—d间的线网称为被干扰网络(victim line)。

串扰是由同一pcb板上的2条信号线与地平面引起的，是2条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。pcb板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响，图2示意出同层传输线之间的情况，他们之间串扰的大小正比于。不难理解加大并行信号之间间距或者减小信号到平面层之间的距离都有助于减小同层信号之间的串扰。对于距离介质高度不同的微带线，串扰的计算稍微复杂一些，他正比于，公式中的各项见图3；而对于处于不同层的带状线，信号串扰中h₁，h₂的值可以由表达式算出，如图4所示，然后再用上面的公式得到。

反向串扰随并行信号平行线长度的增大而迅速增强，到达某一值后将固定不变，不再随平行信号长度的变化而变化，把后向串扰到达稳定值的平行信号长度称为“关键长度”，这个长度可以折算成信号传输时延trt，他与信号上升时间tr相等。因此，当trt小于tr时，串扰大小与并行距离有关；当trt大于tr时，串扰大小与并行距离无关。根据信号传输时延公式，这个关键信号长度可以由下面的公式计算得到：

这里εr是相对介电常数；l为平行线长度；带状线情况下a=1，b=o，微带线情况下a=475，b=67。

串扰带来的危害是多方面的。首先，耦合电磁场的变化会引起信号电压的变化，造成时钟、复位等信号的误动作；其次，在总线电路设计中反向串扰与信号叠加，会改变信号或下降时延，从而引起时序问题；再就是当串扰的叠加较为严重时，会造成信号误码，更有甚者信号会淹没在噪声之中。因此信号完整性分析中，串扰分析非常重要的，也是十分必要的。

3 串扰的仿真分析

以图5为基准，分别用3种方法进行数值仿真，得出的结果与之进行比较，分析这3种方法对串扰的影响。

3．1 间距增大对串扰的影响

由仿真结果可见，将传输线之间的距离由5 mil改为20 mil后，图6中接收端峰值(1．866 6 v)要明显比原来的峰值(2．074 4 v)平缓；驱动端峰值(1．726 7 v)也能看出要略小于原来驱动端的峰值(1．727 6 v)(因为在仿真过程中设置通过低阻抗的cmos驱动端钳制于低电位，故驱动端波形看起来不如接收端直接)。说明增加走线之间的距离，接收端和驱动端的串扰都会减小，波形会得到改善。