1.技术概览：

第三代完全电介质绝缘的互补 sige bicmos 工艺 (bicom3) 针对超高速高精度模拟集成电路而设计。上述器件的工作电压为 5v，可在广泛的温度范围内工作，其 ft 的范围为 15-20 ghz，fmax 的值则达 40-50 ghz 的范围，并最小化了集电极到基板的寄生现象。ft 的值反应出其性能比前一代互补技术要提高近三倍。

此器件建立在商用 soi 晶圆之上。首先定义掺质浓度较大的 p 及 n 埋层。随后沉淀的是0.65um的本征外延层，再加上填入氧化物的深、浅沟槽，尽可能减小寄生现象并提高电路密度。在确定双沟道 (bipolar sinker)、cmos 阱与栅层叠后，我们采用新颖的 dual-epi 工艺来形成 npn 及 pnp sige 双基极区。多发射极的尺寸极小，仅为 0.4 x 0.8μm2，采用独特的界面处理工艺处理技术形成。cmos 栅极、多晶硅高精度电阻及双基极多晶硅同时形成图案。我们在基极接触点上还采用 cmos 源／漏注入。在多晶硅底板上采用 tin 顶板，由此形成 mim 电容，并选择氧化电介质实现低电介质吸收效果。最后，我们将可用激光修整的 nicral 薄膜电阻器集成到 1.0 mm 间距的 tlm 后端，从而完成有关工艺。图 1 显示了最终 npn 及 pnp 器件的截面视图。






2.双极晶体管性能特点：

该技术的主要组件为双极管。对于使用互补设计的高性能模拟应用，使 npn 与 pnp 的 ft 性能合理正确地匹配（因数在 2 以内）极为有用。除高 ft 之外，高速线性运算放大器以有其它信号调节电路也需要高晶体管增益，主要特点简而言之就是 βova 的积。增加 va 通常以 ft 为代价，因为这需要提高基的掺杂级，因而导致移动性降低，并增加了发射极电容。添加 sige 可以增强基场 (field)，从而抵消上述影响，这样在提高 va 同时可得到更大的 ft。表 2 给出了双极晶体管在室温下的特性。

npn 与 pnp 的 ft 及 fmax 曲线图分别在图 2 及图 3 中给出，这里的器件为 0.4 x 0.8 um2 器件，而图 4 和图 5 则给出了有关器件的 gummel 图。









3.cmos 与无源组件 除了双极组件外，5v cmos 也集成到工艺流程中，以支持信噪比 (snr) 性能要求较高的高速模数转换器 (adc)。表 3 列出了 bicom3 cmos 晶体管特性。





工艺开发的关键在于集成稳定而高性能的无源组件。图 6 显示了 tin-ox-tisi2 电容与nicral 薄膜电阻器 (tfr) 的截面视图。电容的 tin 及 tisi2 层实现了 mim 性能，同时在选择电介质材料时也实现了更大的灵活性，因为其在热循环要求较高的后端模块前集成了电容。

薄膜电阻器通过双掩膜 (2-mask) 工艺流程集成到 tlm 后端中。图 7 显示了 rs 的稳定性，它是 150 o c 下 nicral 材料的时间函数。表 4 列出了 mim 电容和 tfr 的主要介质参数。





4.电路应用

我们采用 bicom3 工艺

1.技术概览：

第三代完全电介质绝缘的互补 sige bicmos 工艺 (bicom3) 针对超高速高精度模拟集成电路而设计。上述器件的工作电压为 5v，可在广泛的温度范围内工作，其 ft 的范围为 15-20 ghz，fmax 的值则达 40-50 ghz 的范围，并最小化了集电极到基板的寄生现象。ft 的值反应出其性能比前一代互补技术要提高近三倍。

此器件建立在商用 soi 晶圆之上。首先定义掺质浓度较大的 p 及 n 埋层。随后沉淀的是0.65um的本征外延层，再加上填入氧化物的深、浅沟槽，尽可能减小寄生现象并提高电路密度。在确定双沟道 (bipolar sinker)、cmos 阱与栅层叠后，我们采用新颖的 dual-epi 工艺来形成 npn 及 pnp sige 双基极区。多发射极的尺寸极小，仅为 0.4 x 0.8μm2，采用独特的界面处理工艺处理技术形成。cmos 栅极、多晶硅高精度电阻及双基极多晶硅同时形成图案。我们在基极接触点上还采用 cmos 源／漏注入。在多晶硅底板上采用 tin 顶板，由此形成 mim 电容，并选择氧化电介质实现低电介质吸收效果。最后，我们将可用激光修整的 nicral 薄膜电阻器集成到 1.0 mm 间距的 tlm 后端，从而完成有关工艺。图 1 显示了最终 npn 及 pnp 器件的截面视图。






2.双极晶体管性能特点：

该技术的主要组件为双极管。对于使用互补设计的高性能模拟应用，使 npn 与 pnp 的 ft 性能合理正确地匹配（因数在 2 以内）极为有用。除高 ft 之外，高速线性运算放大器以有其它信号调节电路也需要高晶体管增益，主要特点简而言之就是 βova 的积。增加 va 通常以 ft 为代价，因为这需要提高基的掺杂级，因而导致移动性降低，并增加了发射极电容。添加 sige 可以增强基场 (field)，从而抵消上述影响，这样在提高 va 同时可得到更大的 ft。表 2 给出了双极晶体管在室温下的特性。

npn 与 pnp 的 ft 及 fmax 曲线图分别在图 2 及图 3 中给出，这里的器件为 0.4 x 0.8 um2 器件，而图 4 和图 5 则给出了有关器件的 gummel 图。









3.cmos 与无源组件 除了双极组件外，5v cmos 也集成到工艺流程中，以支持信噪比 (snr) 性能要求较高的高速模数转换器 (adc)。表 3 列出了 bicom3 cmos 晶体管特性。





工艺开发的关键在于集成稳定而高性能的无源组件。图 6 显示了 tin-ox-tisi2 电容与nicral 薄膜电阻器 (tfr) 的截面视图。电容的 tin 及 tisi2 层实现了 mim 性能，同时在选择电介质材料时也实现了更大的灵活性，因为其在热循环要求较高的后端模块前集成了电容。

薄膜电阻器通过双掩膜 (2-mask) 工艺流程集成到 tlm 后端中。图 7 显示了 rs 的稳定性，它是 150 o c 下 nicral 材料的时间函数。表 4 列出了 mim 电容和 tfr 的主要介质参数。





4.电路应用

我们采用 bicom3 工艺

上一篇：ST PowerMESH IGBT新系列产品

上一篇：宇部兴产首次展出使用聚酰亚胺多孔膜的DMFC电解质膜

相关技术资料

5-24全球首台1000nits激光电视探索X1 Ultra详解

5-24​ 新品4MP 图像传感器 —SC4336H

5-24ToF传感器工作原理及应用知识介绍

5-24​表面贴装技术(SMT)TLSM系列​特点和优势

5-24​全新 OPPO Find X9 系列​参数​

5-24首项预测性维护国际标准正式发布

5-23​TLC（Triple Level Cell）4D NAND闪存应用

5-23​视频生成模型Veo 3+ Flow应用参数设计

5-23​扩散语言模型Gemini Diffusion解读

5-23​氮化炮（GAN）智能功率模块（IPMS）探究

5-23​集成照片传感器和被动过滤器系列详解

5-2318输出网络同步器与JESD204B/C产品详情

相关IC型号