存储器架构对系统性能的影响

Victor Echevarria

存储器技术的发展使存储器系统的性能得到提高，尽管峰值速率依然是存储器技术最重要的参数之一，但其它结构参数也极大地影响存储器系统的性能。本文将重点介绍存储器架构对系统性能的影响。

存储器技术大多数根据其运行速度来命名。例如，PC100 SDRAM器件是指数据速率为100MHZ的存储技术，PC133则表示数据速率为133MHz，等等。尽管这种命名的习惯随着时间发展而变化，但通常还是能给潜在买家提供关于存储器运行速度的信息。事实上，今天的主流存储技术都是按照其峰值数据速率来命名的，这将继续成为评估存储系统性能的要素之一。不过，在实际系统中，没有存储器能完全工作在其峰值速率下。

从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。

通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 Transmeta等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。

影响有效数据速率的参数

有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。

总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器