基于VME的星载上行数据 数据模块测试平台的设计与实现 [日期：2005-3-9] 来源：电子技术应用 作者： 冯文全 张晓林 [字体：电源监视、仲裁、菊花链和总线定时器等功能模块；CPU板包括定位监视器、总线主控、请求器、中断处理、中断器等功能模块；存储器板和I/O设备板都包括目标和中断器等模块。

2 基于VME的星载上行数据处理模块测试平台的设计

2.1 测试平台的系统组成

星载上行数据处理模块由PSK解调卡、指令译码卡和存储器加载卡及VME接口卡组成，主要用来完成上行PSK副载波信号的解调、译码和处理。其中数据注入卡属于VME从设备。

对星载上行数据处理模块进行测试的平台由VME机箱、仿真VME计算机、监测设备和运行在监控计算机上的监控软件组成，用来验证上行数据处理模块的功能及VME从设备接口的设计。系统组成框图如图2所示。

上行数据处理模块所包括的功能单元均以双高度VME卡的形式安装在VME机箱中，其中数据注入板卡通过VME接口与仿真VME计算机完成数据通信。

VME机箱是提供测试模块和被测模块的机械及电气安装载体。

运行在监控计算机上的监控软件提供人机会话界面；设置测试床工作模式（自检/工作）；接收由VME仿真计算机传回的遥测参数，反映星上设备的工作状态；接收显示由VME仿真计算机传送的注入数据；接收显示检测设备发出的指令检测报告。

2.2 监测设备的设计

监测设备用来检测上行数据处理模块译码输出的指令代码，并且提供双电平状态信号，检测上行数据处理模块延时输出的控制信号、星上设备用电以及硬件复位等。原理框图如图3所示。

2.3 VME仿真计算机的设计

逻辑电路部分均由FPGA器件来完成，这里采用Altera公司的FPGA芯片ACEK1K30QC208。该芯片具有三万门可编程逻辑单元，属于Sram型的FPGA芯片，逻辑信息保存在芯片的静态存储器中，上电时动态加载。这种类型的器件在验证期间可以使用下载工具将逻辑加载到芯片中，验证完毕后需要将逻辑信息烧写在专门的PROM中，以后系统上电时，FPGA从PROM中自动加载逻辑。

3.2 从设备接口的设计

在本设计中，VME从设备接口功能为（A24/D16）和（A16/D08），对应的AM代码如下（IEEE STD 1014-1987）；

AM=0x2D Short supervisory access (A16)

AM=0x29 Short nonprivileged access (A16)

AM=0x3E Standard supervisory program access(A24)

AM=0x3D Standard supervisory data access (A24)

AM=0x3A Standard nonprivileged program access(A24)

AM=0x39 Standard nonprivileged data access (A24)

AM=0x3F Standard supervisory block transfer(A24)

AM=0x3b Standard nonprivileged block transfer(A24)

VME总线特性为：

*A24和A16访问

*D16和D08（EO）访问

*支持D16 BLOCK传输

*支持D08（EO）BLOCK传输

*支持RMW（Read-Modify-Write）访问

*支持ADO（Address Only）周期

*支持Address pipelining

本地总线特性为：

*支持本地设备就绪信号（LREADY）

*A24/#A16输出（可分别译码）

*SP/#NP输出；DATA_PROG_BLOCK输出（可分别译码）

图4

3.3 从设备中断设计

VME总线从设备接口需要包括中断设计，其功能为完成VME中断请求全过程中的所有应答时序。设计参数（IEEE STD 1014-1987）如下：

*中断释放方式：RORA（RELEASE ON REGISTER ACCESS）和ROAK（RELEASE ON ACKNOWLEDGE INTERRUPT）方式可设置。

*上升沿或高电平本地中断请求有效可选Status/ID:D1