摘要：国家税收电子化正不断深入发展，税控收款机和税控器是解决税收电子化的两类产品。文章给出了一种税控器软硬件设计方案，实验证明该方案是可行的，并已成功的开发成产品。
关键词：宿主；税控器；设计方案

1引言

税控器(fiscal processor)是指在计算机或其它电子设备配合下实现税控功能的电子装置。可以保证经营数据正确生成、可靠存贮和安全传输，满足税务机关的管理和数据核查要求。税控器是一种具有法律严肃性和不可破坏性的带有计税功能的装置，不仅是商业企业经营管理的得力助手，也是税务人员常驻店内采集销售数据的执法代表。税控器产生的税控数据被分别存储在税控卡和税控存储器中，是向税务机关纳税的凭据。税控器适用于已应用计算机管理的商业企业、酒店、宾馆等餐饮、娱乐、服务企业，是对已经应用计算机网络化管理的餐饮、娱乐、服务等商业企业的改造。文章给出了一种税控器软硬件设计方案，该方案严格按照国标进行设计，已成功的开发成产品，且功能完善、性能稳定可靠。

2 税控器系统组成

基本的税控器系统是由宿主机、税控器、发票打印机和ic卡读写器组成（如图2.1所示）。

部件和基本功能

税控器：税控器能够产生并记录发票的营业数据；能够将记录后的发票的营业数据写入用户卡进行报税；能够与宿主机进行串口（usb口）通信，浏览营业数据；能够驱动打印机打印营业数据。

宿主机（通过发送控制命令的方式，配合税控器实现税控功能的计算机）：写税控器，对税控器初始化处理；读出税控器中营业数据。

发票打印机：接受税控器的指令，打印税控发票。

ic卡：微处理器的ic卡具有安全功能并增加了税控专用命令，ic卡包括税控卡、用户卡、管理卡；通过税控卡正确生成税控数据，税控数据分别可靠存储在税控卡和税控存储器中；通过用户卡将税控数据安全传递到税务机关的税控管理系统，税控机关通过管理卡检查税控器的交易情况。

3 税控器系统的硬件设计

3.1税控器硬件组成

税控器硬件主要由主芯片upsd32xx、主存贮器flash、ic卡读写模块、时钟模块、电源模块、接口电路等组成，其硬件组成框图如图3.1

3.2 硬件设计

税控器cpu：采用具有低功耗、高可靠性、抗干扰性的μpsd32xx系列单片机，upsd32xx系列单片机是st公司将其著名的psd(可编程序系统器件)和8032微控制器集成进一块芯片，形成一款功能强大的片上系统单片机。upsd32xx内置ram、flash及多种通用外设接口，如采用μpsd3212a-40u6，时钟频率高达40mhz，两块flash分别位64k和16k,2k的sram、6个i/o口等。

串口电路：串口芯片采用st232，封装so-16,主要功能是进行电平转换与串口连接器相连。

ic卡读写：读卡器芯片采用st8004c，可以支持iso/iec 7816 t=0、t=1异步传输协议的各种智能卡，支持对memory卡操作，支持双卡头操作，接口与cpu采用半双工串行通信。

税控存储器flash：采用32m的nadflash(samsung公司的k9f56080b)，以正确记录、保存税控数据。

时钟电路：用m41t0 专用时钟芯片保证时钟精度。

4 税控器系统的软件设计

税控器系统的软件主要实现联机、税控器初始化、发票操作、报税、完税和稽查功能，这些功能通过宿主机上的后台软件进行操作。由于税控器没有专门的输入输出终端设备，大部分操作必须通过宿主机作为终端完成。税控器能响应宿主机命令，宿主通过发送控制命令实现对税控器操作。

4.1通讯协议

串口通信是指宿主机通过串口向税控器发送指令，然后税控器向宿主机返回结果的过程。税控器通过串行接口与宿主进行通讯的协议如下：

串行接口通讯速率默认值为9600bps，8个数据位，1个起始位，1个停止位，无校验位。回应时间不大于30s。对于处理时间大于30s的命令（如向ic卡中写发票打印数据），要在30s内向宿主回应一个“请求继续等待”命令。

宿主机与税控器之间进行数据通讯采用“命令－应答”的方式，其中宿主作为主动方，税控器为被动方，由宿主发送命令，税控器应答。整个系统的基本命令集有25条,当然也可以根据具体需要增加一些命令。

图3.1税控器硬件组成框图

4.2软件功能模块

软件功能模块包括:联机、税控器初始化、开票(废票、退票)、报税、完税、稽查。

联机：在宿主与税控器通讯之前，确定税控器提供的串行接口处于打开状态，并设置好一定的通讯速率，确定双方是否可以进行通讯。宿主发送联机请求命令，如果联机成功，可以进行其它的通讯命令，在执行后续命令时不再进行联