综合考虑上述三种高速缓存方案的性能、价格和实现的方便性，并结合自身的系统设计，笔者选用第一 种方案（即fifo方式）来构成a/d采 样高速缓存。考虑到整个采集系统的要求和结构，系统将fifo设置在fpga内部，触发、缓存控制时序以及系统的其他控制也都设计在fpga内部。这就使整个系统成本低廉、便于实现。

　　高速数据采集系统中的高速缓存电路 主要由四部分组成：lvds转ttl模块、存储降速模块、内部fifo以及高速缓存控制。由于一般高速a/d转换后 的数据流都是lvds输出，因此在送入fpga缓存前需要将数据流转换成ttl电平。另外，几乎所有低成本fpga的内部ram都不能工作在500mhz这么高的频率上，所以在数据存入fifo之前必须对数据流进行降速处理。


　　本文将介绍采用xilinx公司的低端产品spartan-3a进行高速缓存电路的设计。采用xilinx公司spartan-3a进行设计有几个方面的优势：第一，采用lvds输出的a/d需要在接收端放置100ω的端接电阻，而spar tan-3a器件内部具有端接电阻，这就可以避免布板时放置短接电阻带来的困难。第二，pcb设计时，差分布线经常会遇到连线有交叉的情况，这时通常要添加过孔才能布线。而spartan-3a器件的差分对引脚的正负在pcb布板时可以进行交换，然后在fpga内部设计时再设置相应的反相，从而给pcb设计带来方便。第三，spartan-3a器件的i/o引脚可以进行时延设置，这样可以方便地设置高速数据线，从而降低了数据线走等长线的要求。下面将针对这几点对整个数据采集的存储设计进行说明。