位置:51电子网 » 技术资料 » EDA/PLD

在系统可编程模拟器件ispPAC10及其应用

发布时间:2008/5/28 0:00:00 访问次数:421

作者email: gavin@jenshin.com

摘要:介绍lattice半导体公司推出的可编程模拟器件isppac10内部结构及设计应用。该控制芯片可方便的完成对信号的放大,衰减及滤波的功能。

关键词:可编程模拟器件 isppac10

一.引言

在20世纪末,lattice公司推出了在系统可编程模拟器件(isppac——in-system programmability programmable analog circuits),将在系统可编程技术引入模拟电路的应用领域。与可完成逻辑功能的数字在系统可编程大规模集成电路(isplsi)一样,isppac它允许设计者使用eda软件在计算机上设计修改模拟电路,并进行仿真,最后还可以通过编程电缆将设计方案下载到芯片中去.sippac主要可以完成3个功能:1.信号调理。2.信号处理。3信号转换。本文介绍的isppac10其功能是信号调理即能对信号进行放大,衰减,滤波。

二.结构与原理

isppac10器件的结构由四个基本单元电路,模拟布线池,配置存储器,参考电压,自动校正单元和isp接口所组成如图1.0。器件用5v单电源供电。

其基本单元电路(pacblock)由一个差分输出的求和放大器(oa)和两个具有差分输入的、增益为±1至±10以整数步长可调的仪用放大器组成。输出求和放大器的反馈回路由一个电阻和一个电容并联组成。其中,电阻回路有一个可编程的开关控制其开断;电容回路中提供了120多个可编程电容值以便根据需要构成不同参数的有源滤波器电路。如图1.2所示

三.主要功能指标

*4个仪表放大器增益/衰减能分级进行
*可编程的增益范围(0~80db)
*多达4个输入的信号求和
*精确有源滤波(10~100khz)
*器件可重复檫写10000次

四.参考设计

(一). 增益设置
1.普通增益设置

通常情况下,pacblock中单个输入仪用放大器的增益可在±1至±10的范围内按整数步长进行调整。ia1和ia2是求和的关系,如果所求的增益在±10之间,那就只需用其中一个。如图1.3所示,将ia1的增益设置为4,则可得到输出vout1相对于输入vin1为4的增益;

如果要得到增益大于±20的放大电路,可以将多个pacblock级联。图1.4所示的是增益为40的连接方法。

2.分数增益的设置

除了各种整数倍增益外,配合适当的外接电阻,isppac器件可以提供任意的分数倍增益的放大电路。例如,想得到一个5.7倍的放大电路,可按图1.6所示的电路设计。





作者email: gavin@jenshin.com

摘要:介绍lattice半导体公司推出的可编程模拟器件isppac10内部结构及设计应用。该控制芯片可方便的完成对信号的放大,衰减及滤波的功能。

关键词:可编程模拟器件 isppac10

一.引言

在20世纪末,lattice公司推出了在系统可编程模拟器件(isppac——in-system programmability programmable analog circuits),将在系统可编程技术引入模拟电路的应用领域。与可完成逻辑功能的数字在系统可编程大规模集成电路(isplsi)一样,isppac它允许设计者使用eda软件在计算机上设计修改模拟电路,并进行仿真,最后还可以通过编程电缆将设计方案下载到芯片中去.sippac主要可以完成3个功能:1.信号调理。2.信号处理。3信号转换。本文介绍的isppac10其功能是信号调理即能对信号进行放大,衰减,滤波。

二.结构与原理

isppac10器件的结构由四个基本单元电路,模拟布线池,配置存储器,参考电压,自动校正单元和isp接口所组成如图1.0。器件用5v单电源供电。

其基本单元电路(pacblock)由一个差分输出的求和放大器(oa)和两个具有差分输入的、增益为±1至±10以整数步长可调的仪用放大器组成。输出求和放大器的反馈回路由一个电阻和一个电容并联组成。其中,电阻回路有一个可编程的开关控制其开断;电容回路中提供了120多个可编程电容值以便根据需要构成不同参数的有源滤波器电路。如图1.2所示

三.主要功能指标

*4个仪表放大器增益/衰减能分级进行
*可编程的增益范围(0~80db)
*多达4个输入的信号求和
*精确有源滤波(10~100khz)
*器件可重复檫写10000次

四.参考设计

(一). 增益设置
1.普通增益设置

通常情况下,pacblock中单个输入仪用放大器的增益可在±1至±10的范围内按整数步长进行调整。ia1和ia2是求和的关系,如果所求的增益在±10之间,那就只需用其中一个。如图1.3所示,将ia1的增益设置为4,则可得到输出vout1相对于输入vin1为4的增益;

如果要得到增益大于±20的放大电路,可以将多个pacblock级联。图1.4所示的是增益为40的连接方法。

2.分数增益的设置

除了各种整数倍增益外,配合适当的外接电阻,isppac器件可以提供任意的分数倍增益的放大电路。例如,想得到一个5.7倍的放大电路,可按图1.6所示的电路设计。





上一篇:固定几何结构的FFT算法及其FPGA实现

上一篇:Xilinx Foundation F3.1的结构及设计流程

相关技术资料
5-16​相变存储器(PCM)技术​Stellar P 和 G
5-16​新一代可动态调整存储配置存储器应用详解
5-16​第13代英特尔酷睿处理器工作原理
5-16​CPU+GPU+NPU构成​酷睿Ultra芯片
5-16​CMOS图像传感器芯片应用前景分析
5-16​HDR10 + 和 Dolby Vision 技术探究
5-15​高性能全局快门图像传感器​SC533HGS
5-15​ I2C 接口 PmBUS 及 OTP/MTP 存储器​
5-15处理器核心电源 Intelli-Phase(单片DrMOS)
5-15业界​首款全自研高性能RISC-V服务器芯片
5-15​数字恒定导通时间控制模式(COT)
5-15Power Management Buck/降压转换​​
相关IC型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!