Verilog HDL的三态门
发布时间:2008/5/28 0:00:00 访问次数:1361
三态门有:
bufif0 bufif1 notif0 notif1
这些门用于对三态驱动器建模。这些门有一个输出、一个数据输入和一个控制输入。三态门实例语句的基本语法如下:
tristate_gate[instance_name] (outputa, inputb,controlc);
第一个端口outputa是输出端口,第二个端口inputb是数据输入,controlc是控制输入。根据控制输入,输出可被驱动到高阻状态,即值z。对于bufif0,若通过控制输入为1,则输出为z;否则数据被传输至输出端。对于bufif1,若控制输入为0,则输出为z。对于notif0,如果控制输出为1,那么输出为z;否则输入数据值的非传输到输出端。对于notif1,若控制输入为0;则输出为z。
例如:
bufif1 bf1 (dbus,memdata,strobe);
notif0 nt2 (addr, abus, probe);
当strobe为0时,bufif1门bf1驱动输出dbus为高阻;否则memdata被传输至dbus。在第2个实例语句中,当probe为1时,addr为高阻;否则abus的非传输到addr。
bufif0 bufif1 notif0 notif1
这些门用于对三态驱动器建模。这些门有一个输出、一个数据输入和一个控制输入。三态门实例语句的基本语法如下:
tristate_gate[instance_name] (outputa, inputb,controlc);
第一个端口outputa是输出端口,第二个端口inputb是数据输入,controlc是控制输入。根据控制输入,输出可被驱动到高阻状态,即值z。对于bufif0,若通过控制输入为1,则输出为z;否则数据被传输至输出端。对于bufif1,若控制输入为0,则输出为z。对于notif0,如果控制输出为1,那么输出为z;否则输入数据值的非传输到输出端。对于notif1,若控制输入为0;则输出为z。
例如:
bufif1 bf1 (dbus,memdata,strobe);
notif0 nt2 (addr, abus, probe);
当strobe为0时,bufif1门bf1驱动输出dbus为高阻;否则memdata被传输至dbus。在第2个实例语句中,当probe为1时,addr为高阻;否则abus的非传输到addr。
三态门有:
bufif0 bufif1 notif0 notif1
这些门用于对三态驱动器建模。这些门有一个输出、一个数据输入和一个控制输入。三态门实例语句的基本语法如下:
tristate_gate[instance_name] (outputa, inputb,controlc);
第一个端口outputa是输出端口,第二个端口inputb是数据输入,controlc是控制输入。根据控制输入,输出可被驱动到高阻状态,即值z。对于bufif0,若通过控制输入为1,则输出为z;否则数据被传输至输出端。对于bufif1,若控制输入为0,则输出为z。对于notif0,如果控制输出为1,那么输出为z;否则输入数据值的非传输到输出端。对于notif1,若控制输入为0;则输出为z。
例如:
bufif1 bf1 (dbus,memdata,strobe);
notif0 nt2 (addr, abus, probe);
当strobe为0时,bufif1门bf1驱动输出dbus为高阻;否则memdata被传输至dbus。在第2个实例语句中,当probe为1时,addr为高阻;否则abus的非传输到addr。
bufif0 bufif1 notif0 notif1
这些门用于对三态驱动器建模。这些门有一个输出、一个数据输入和一个控制输入。三态门实例语句的基本语法如下:
tristate_gate[instance_name] (outputa, inputb,controlc);
第一个端口outputa是输出端口,第二个端口inputb是数据输入,controlc是控制输入。根据控制输入,输出可被驱动到高阻状态,即值z。对于bufif0,若通过控制输入为1,则输出为z;否则数据被传输至输出端。对于bufif1,若控制输入为0,则输出为z。对于notif0,如果控制输出为1,那么输出为z;否则输入数据值的非传输到输出端。对于notif1,若控制输入为0;则输出为z。
例如:
bufif1 bf1 (dbus,memdata,strobe);
notif0 nt2 (addr, abus, probe);
当strobe为0时,bufif1门bf1驱动输出dbus为高阻;否则memdata被传输至dbus。在第2个实例语句中,当probe为1时,addr为高阻;否则abus的非传输到addr。
上一篇:Verilog HDL门时延