verilog hdl有下列四种基本的值：
　　1) 0：逻辑0或“假”
　　2) 1：逻辑1或“真”
　　3) x：未知
　　4) z：高阻
　　注意这四种值的解释都内置于语言中。如一个为z的值总是意味着高阻抗，一个为0的值通常是指逻辑0。
在门的输入或一个表达式中的为“z”的值通常解释成“x”。此外，x值和z值都是不分大小写的，也就是说，值0x1z与值0x1z相同。verilog hdl中的常量是由以上这四类基本值组成的。
　　verilog hdl中有三类常量：
　　1) 整型
　　2) 实数型
　　3) 字符串型
下划线符号（_）可以随意用在整数或实数中，它们就数量本身没有意义。它们能用来提高易读性；唯一的限制是下划线符号不能用作为首字符。