| 1 引言
cpld ( complex programmable logic device ) 是新型的可编程逻辑器件，与传统asic相比，具有设计开发周期短、设计制造成本低、开发工具先进等优点，特别适合于产品的样品开发和小批量生产。传统的数字电压表多以单片机为控制核心，芯片集成度不高，系统连线复杂，难以小型化，尤其在产品需求发生变化时，不得不重新布版、调试，增加了投资风险和成本。而采用cpld进行产品开发，可以灵活地进行模块配置，大大缩短了开发周期，也有利于数字电压表向小型化、集成化的方向发展。
2系统原理及组成
系统组成原理框图如图1所示。系统的控制核心是一片cpld芯片，它由三个功能模块构成： a/d转换时序控制模块、码制变换模块以及显示控制/驱动模块。三个模块的功能分别为发出控制信号启动a/d转换及读取采样值、对ad采样值进行码制转换、发出控制信号驱动led/lcd显示相应数据。
系统工作原理：测量信号经过信号预处理，变换为0～2.5v范围内的有效信号后送入a/d转换电路中，然后a/d转换时序控制模块发出控制信号，启动a/d转换器进行转换，a/d采样得到的数字信号在码制变换模块中转换为相应的显示代码，最后经显示控制/驱动模块发出控制与驱动信号，推动外部的显示模块（led/lcd）显示相应的数据。
3cpld功能模块设计
智能数字电压表的控制核心cpld的三个功能模块皆用vhdl语言编程实现，下面主要介绍cpld的三个功能模块的设计。
3.1 a/d转换时序仿真模块ad_control
analog devices公司生产的ad7715是一片16位的∑-δ adc集成电路。它的主要特性有：3v/5v工作电压，单／双极性输入；可编程改变增益为1，2，32，128倍；在单极性输入状态下模拟电压输入范围允许为0～20mv, 0～80mv, 0～1.25v, 0～2.5v不等（有利于提高精度）；三线串行接口；支持差分输入；低功耗（450 mf max@3v）。在本系统中ad7715的作用是将0~2.5v的输入模拟信号转换为16位的高精度的数字信号供cpld处理。ad_control模块用于控制ad7715的启动、读、写等操作。设计的ad_control模块如图2所示，其vhdl语言的entity定义部分如下：
entity ad_control is
port(
sclk:out std_logic;
drdy:in std_logic;
dout:out std_logic_vector(15 downto 0);
din:in std_logic_vector(15 downto 0);
db:out std_logic_vector(15 downto 0);
cp:in std_logic
);
end ad_control;
如图所示，二者的接口信号线直接连接并由ad_control模块模拟产生ad7715芯片的各个接口信号，完成adc的启动、读、写操作。ad7715的工作模式由内部寄存器（communications register，setup register，test register，data register）中的控制字决定。内部寄存器的数据写入和读出都由cs，drdy，sclk信号控制。当 ad7715被访问时，sclk脚应出现一次带上升沿的高电平，其时钟频率应为9.2khz。这是关键信号，其他信号均以此信号作为时基。因此，cpld中的ad_control模块的功能之一就是提供sclk 以及其他信号的严格时序。图3、图4分别为ad_control模块读、写ad7715时序图。
3. 2 码制变换模块data_conversion
在此码制变换模块data_conversion中主要实现的功能是将ad采样送来的16位的二进制数转换为可被led/lcd识别的七段led显示码或字符型lcd码。在本系统中此模块包含了这两种转换功能以适应显示端不同的配置。为了达到这一目的，首先要将16位二进制码变换为bcd码，然后再分别进行转换，得到七段显示码及字符型码。在此模块中各个block部分的码制变换的vhdl程序可
| 摘要：介绍了基于eda技术的智能数字电压表的实现。本系统以cpld为控制核心，在max+plus ii环境下采用vhdl语言实现了数据采集、转换及显示。该系统具有集成度高、灵活性强、易于开发、维护、扩展等特点。
关键词：cpld；vhdl；dvm
中图分类号：tp332；tm93 文献标识码：a 文章编号：1003-353x(2003)05-0054-03
|
| 1 引言
cpld ( complex programmable logic device ) 是新型的可编程逻辑器件，与传统asic相比，具有设计开发周期短、设计制造成本低、开发工具先进等优点，特别适合于产品的样品开发和小批量生产。传统的数字电压表多以单片机为控制核心，芯片集成度不高，系统连线复杂，难以小型化，尤其在产品需求发生变化时，不得不重新布版、调试，增加了投资风险和成本。而采用cpld进行产品开发，可以灵活地进行模块配置，大大缩短了开发周期，也有利于数字电压表向小型化、集成化的方向发展。
2系统原理及组成
系统组成原理框图如图1所示。系统的控制核心是一片cpld芯片，它由三个功能模块构成： a/d转换时序控制模块、码制变换模块以及显示控制/驱动模块。三个模块的功能分别为发出控制信号启动a/d转换及读取采样值、对ad采样值进行码制转换、发出控制信号驱动led/lcd显示相应数据。
系统工作原理：测量信号经过信号预处理，变换为0～2.5v范围内的有效信号后送入a/d转换电路中，然后a/d转换时序控制模块发出控制信号，启动a/d转换器进行转换，a/d采样得到的数字信号在码制变换模块中转换为相应的显示代码，最后经显示控制/驱动模块发出控制与驱动信号，推动外部的显示模块（led/lcd）显示相应的数据。
3cpld功能模块设计
智能数字电压表的控制核心cpld的三个功能模块皆用vhdl语言编程实现，下面主要介绍cpld的三个功能模块的设计。
3.1 a/d转换时序仿真模块ad_control
analog devices公司生产的ad7715是一片16位的∑-δ adc集成电路。它的主要特性有：3v/5v工作电压，单／双极性输入；可编程改变增益为1，2，32，128倍；在单极性输入状态下模拟电压输入范围允许为0～20mv, 0～80mv, 0～1.25v, 0～2.5v不等（有利于提高精度）；三线串行接口；支持差分输入；低功耗（450 mf max@3v）。在本系统中ad7715的作用是将0~2.5v的输入模拟信号转换为16位的高精度的数字信号供cpld处理。ad_control模块用于控制ad7715的启动、读、写等操作。设计的ad_control模块如图2所示，其vhdl语言的entity定义部分如下：
entity ad_control is
port(
sclk:out std_logic;
drdy:in std_logic;
dout:out std_logic_vector(15 downto 0);
din:in std_logic_vector(15 downto 0);
db:out std_logic_vector(15 downto 0);
cp:in std_logic
);
end ad_control;
如图所示，二者的接口信号线直接连接并由ad_control模块模拟产生ad7715芯片的各个接口信号，完成adc的启动、读、写操作。ad7715的工作模式由内部寄存器（communications register，setup register，test register，data register）中的控制字决定。内部寄存器的数据写入和读出都由cs，drdy，sclk信号控制。当 ad7715被访问时，sclk脚应出现一次带上升沿的高电平，其时钟频率应为9.2khz。这是关键信号，其他信号均以此信号作为时基。因此，cpld中的ad_control模块的功能之一就是提供sclk 以及其他信号的严格时序。图3、图4分别为ad_control模块读、写ad7715时序图。
3. 2 码制变换模块data_conversion
在此码制变换模块data_conversion中主要实现的功能是将ad采样送来的16位的二进制数转换为可被led/lcd识别的七段led显示码或字符型lcd码。在本系统中此模块包含了这两种转换功能以适应显示端不同的配置。为了达到这一目的，首先要将16位二进制码变换为bcd码，然后再分别进行转换，得到七段显示码及字符型码。在此模块中各个block部分的码制变换的vhdl程序可
 热门点击
推荐技术资料
| | 
公网安备44030402000607
