传统的、基于通用dsp处理器并运行由c语言开发的算法的高性能dsp平台，正在朝着使用fpga预处理器和/或协处理器的方向发展。这一最新发展能够为产品提供巨大的性能、功耗和成本优势。

尽管优势如此明显，但习惯于使用基于处理器的系统进行设计的团队，仍会避免使用fpga，因为他们缺乏必要的硬件技能，来将fpga用作协处理器（图1）。不熟悉像vhdl和verilog这样传统的硬件设计方法，限制或阻止了fpga的使用，这通常会导致设计成本过高，且功耗过大。esl，一套全新推出的设计工具，能够解决这一设计难题。它在保留常规软硬件设计方式的同时，帮助基于处理器的设计者使用可编程逻辑加速自己的设计。

借助fpga协处理提升性能

设计人员能够利用由fpga架构的并行性所带来的使用灵活的特点，大幅提升dsp系统的性能。通常的设计示例包括（并不局限于）fir滤波、fft、数字下变频和前向纠错（fec）模块等。

xilinx? virtextm-4和virtex-5架构提供了多达512个并行乘法器，它们能够以超过500mhz的速度运行，提供256gmac的dsp峰值性能。通过在fpga上实现高速并行处理，而在dsp上实现高速串行处理，可以使整个dsp系统的性能得到优化，同时降低系统的功率需求。

借助fpga嵌入式处理降低成本

带有fpga协处理器的dsp硬件系统，为c算法范畴之内的运算（例如dsp处理器、fpga可配置逻辑块（clb）和fpga嵌入式处理器之间的算法划分）提供了许多实现方法。virtex-4器件提供了两种嵌入式处理器——通常被用作系统控制的microblazetm软核处理器和性能更高的powerpctm硬核处理器。由fpga架构实现的并行操作，能够被直接用于dsp的数据路径，或被配置为一个嵌入式处理器的硬件加速器。

设计者所面对的挑战是如何在所提供的硬件资源之间划分dsp的系统操作，才能做到最为有效和最节省成本。使用fpga嵌入式处理器的最大好处并不总是显而易见的，但这一硬件资源的确能够极大地降低系统的整体成本。fpga嵌入式处理器提供了这样一个机会：将所有非关键性操作集中于嵌入式处理器上所运行的软件，从而最大限度降低系统所需硬件资源的总量。

c程序到系统门

在fpga的应用中，术语“c程序到系统门”特指如下两种实现方法之一——在fpga架构上直接实现一个dsp模块或为microblaze或powerpc 405嵌入式处理器创建一个硬件加速器（图2）。

当操作直接在dsp数据路径中进行时，将fpga作为一个dsp模块来实现操作，能够获得最高的性能。这一方法先将c代码直接综合成rtl代码，然后在dsp的数据通路中对模块进行实体化。你可以使用传统的hdl设计方法，或通过像xilinx system generator for dsp这样的系统工具，来进行实体化。这种直接实体化方式，能够让开发人员以最小的开销达到最高的性能。

主流的c综合工具可实现的性能，能够与手写rtl相媲美——但要做到这一点，需要对c综合工具的工作原理和代码风格有详尽的了解。为了达到所要求的性能，通常需要对代码进行修改，并且添加内联综合指令，以插入并行和流水线级。虽然要进行这些改进，但是设计效率还是能够大大提高。c系统模型仍然是驱动设计流程的主要因素。

作为一种替代方案，为xilinx嵌入式处理器创建一个硬件加速器通常是一个更为简单的方法。在该方法中，仍然主要使用处理器来运行c程序，只是将对性能有重大影响的操作以硬件加速器的形式放置到fpga逻辑中执行。这是一种更偏向于以软件为中心的设计方法。然而，这一方法会牺牲一些性能。与dsp模块的方法相似，c程序被综合成rtl代码，所不同的是顶层实体被接口逻辑包围，以便能与xilinx嵌入式处理器的总线相连。这就创建了一个硬件加速器，它能够被调入到xilinx edk环境中，并且被软件友好的c程序调用。

对将c程序映射到硬件加速器的性能要求，通常不是那么苛刻。这里的目标是使性能比使用纯软件实现的方法得到提高，同时保持软件友好的设计流程。虽然仍有编码技术和内联综合指令，但通常可以不使用它们就达到所要求的性能提升。

设计方法——采用fpga协处理的障碍

正确划分和实现一个复杂dsp系统，需要花费大量时间和精力掌握所需的技能。2005年，forward concepts市场调查公司为了确定在dsp设计中选用fpga最重要的标准，开展了一项调查。调查的结果表明开发工具是最重要的选择标准，如图3所示。

调